[发明专利]一种简易单总线接口转换电路及其应用的数据采集系统

说明书

技术领域

本发明属于接口电路技术领域，更为具体地讲，涉及一种简易单总线接口转换电路及其应用的数据采集系统。

背景技术

多数微处理器内部带有通用异步收发器，其硬件上通常有两根通信线，一根为接收线，一根为发送线。但在某些应用场合，特别是对于通信距离及通信速率要求不高、但空间要求极为苛刻、无法设计带三态门等收发接口电路的应用场合，只能设计成一根通信线。单总线接口对于通信距离及通信速率要求不高的应用场合，不仅安装方便，而且降低布线成本。

现有的通用异步收发接口到单总线接口的转换电路通常由一个PNP三极管和一个NPN三极管构成，虽然电路简单，但存在使用不灵活，通信可靠性及工作效率低等不足。

作为改进，在2010年03月07日公布、公开号为CN 101674074A，发明名称为“一种自适应电平的单总线接口转换电路”的中国发明专利申请公布说明书中公布了一种单总线接口转换电路，采用四个与非门分两组串联构成发送和接收转换电路，在每一与非门的输出端用上拉电阻进行电平转换。同时，将微处理器发送通信线接入到接收转换电路输出与非门(U2A)的一个输入端(2脚)，其他三个与非门的输入都是连在一起的，相当与非门，这样，在微处理器发送信号为高电平时，接收转换电路输出与非门(U2A)的另一个输入端(1脚)反馈来的信号为低电平，这样与非后输出为高电平，而在微处理器发送信号为低电平时，接收转换电路输出与非门(U2A)的一个输入端(2脚)为低电平，这样与非后输出为高电平，即微处理器输出信号时，接口转换电路的输出，即微处理器的接收端RXD时钟为高电平，避免微处理器对接收本机发送的数据进行多余的判断及处理而降低通信的可靠性及微处理器的工作效率。

但在上述单总线接口转换电路中，采用与非门输出来驱动向单总线上发送数据，驱动能力不强，使得单总线的传输距离较小，传输能力低；采用与非门直接接收来自单总线的数据，容易受到干扰，数据接收稳定性差，此外，尽管理论上发送信号是，不会在微处理器的接收端RXD产生低电平的中断信号，但是由于有三级与非门的延时存在，在微处理器输出信号由低到高时，输出与非门(U2A)的两个端将都是高电平，这样会出现与非门(U2A)输出为低电平的毛刺，微处理器的接收端RXD会产生低电平的中断信号，反而降低了通信的可靠性。

发明内容

本发明的目的在于克服现有技术的不足，提供一种传输能力强、数据接收稳定性高、通信可靠性强的简易单总线接口转换电路。

为实现上述发明目的，本发明的一种简易单总线接口转换电路，包括：

至少两个三态缓冲器，其输入端均接微处理器的数据发送端，输出端分别通过一输出电阻输出到单总线端上，单总线端通过一下拉电阻接地；

一反相器，其输入端接微处理器的收发方向控制端，输出端分别接到所述的至少两个三态缓冲器各自的使能端；

一逻辑与门，其输出端连接到微处理器的数据接收端，一个输入端作为控制端接微处理器的收发方向控制端，另一个输入端作为数据输入端通过串联的两个输入电阻接到单总线端；

一缓冲器，其输入端接到逻辑与门的输入端，输出端通过并联的输出电阻和电容接到逻辑与门的串联的两个输入电阻的串联点上；

微处理器发送数据时，其收发方向控制端输出低电平，在反相器中反相后输出高电平，使能所述的至少两个三态缓冲器，发送数据在所述的至少两个三态缓冲器进行驱动后，经各自的输出电阻输出到单总线端；同时，逻辑与门的数据输入端为低电平，关闭逻辑与门，其输出始终为低电平，不接收输入数据；

微处理器接收数据时，其收发方向控制端输出高电平，在反相器中反相后输出低电平，所述的至少两个三态缓冲器不使能，不输出；同时，逻辑与门的控制端为高电平，开启逻辑与门，来自单总线端的输入数据通过串联的两个输入电阻、逻辑与门输出到微处理器的数据接收端，此外，输入到逻辑与门数据输入端的输入数据通过缓冲器进行放大后通过并联的输出电阻和电容输出逻辑与门的串联的两个输入电阻的串联点上。

本发明的发明目的是这样实现的：