[发明专利]一种半导体器件的替代栅集成方法有效

专利信息
申请号: 201110181587.7 申请日: 2011-06-30
公开(公告)号: CN102856180A 公开(公告)日: 2013-01-02
发明(设计)人: 许高博;徐秋霞 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/28 分类号: H01L21/28
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 倪斌
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 替代 集成 方法
【权利要求书】:

1.一种半导体器件的替代栅集成方法,包括:

提供半导体衬底;

在所述半导体衬底上形成阱区域,定义N型器件区域和/或P型器件区域;

在所述N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠,所述牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层,其中,所述牺牲栅介质层位于所述半导体衬底上,所述牺牲栅电极层位于所述牺牲栅介质层上;

环绕所述牺牲栅堆叠形成侧墙;

在所述牺牲栅堆叠两侧且嵌入所述半导体衬底形成源/漏区;

在所述半导体衬底上形成SiO2层;

在所述SiO2层上旋涂旋转涂布玻璃SOG;

对所述SOG进行刻蚀至所述SiO2层露出;

对SOG与SiO2层进行速率差刻蚀,实现SiO2层表面平坦化;

随后分别在N型器件区域形成N型替代栅堆叠,和/或在P型器件区域形成P型替代栅堆叠。

2.根据权利要求1所述的方法,其中,在所述N型器件区域和/或P型器件区域上形成牺牲栅堆叠的步骤,包括:

在所述N型器件区域和/或P型器件区域上依次形成牺牲栅介质层、牺牲栅电极层和硬掩模层;

对所述牺牲栅介质层、牺牲栅电极层和硬掩模层进行刻蚀,以使得所述牺牲栅介质层和牺牲栅电极层刻蚀后形成牺牲栅堆叠,所述硬掩模层刻蚀后形成硬掩模。

3.根据权利要求2所述的方法,其中,所述牺牲栅介质层包括SiO2栅介质层,所述牺牲栅电极层包括多晶硅栅电极层。

4.根据权利要求1所述的方法,其中,环绕所述牺牲栅堆叠形成侧墙的步骤,包括:

环绕所述牺牲栅堆叠形成Si3N4侧墙。

5.根据权利要求1所述的方法,其中,环绕所述牺牲栅堆叠形成侧墙的步骤,包括:

环绕所述牺牲栅堆叠形成第一侧墙,环绕所述第一侧墙形成第二侧墙;

其中所述第一侧墙由Si3N4形成,所述第二侧墙由SiO2形成。

6.根据权利要求1所述的方法,其中,所述在半导体衬底上形成SiO2层的步骤,包括:

在所述半导体衬底上采用低温氧化方式形成SiO2层。

7.根据权利要求1所述的方法,其中,所述在SiO2层上旋涂SOG的步骤,包括:将液态状SOG均匀旋涂在SiO2层上,经热退火处理将SOG固化形成SiO2介质层。

8.根据权利要求1所述的方法,其中,对所述SOG进行刻蚀至所述SiO2层露出包括:采用干法刻蚀工艺刻蚀SOG至所述SiO2层露出。

9.根据权利要求1所述的方法,其中,对SOG与SiO2层进行速率差刻蚀实现SiO2层表面平坦化的步骤,包括:在SOG与SiO2层界面处采用干法刻蚀工艺刻蚀SOG与SiO2,SOG与SiO2的刻蚀速率比例为1∶1.2至1∶2,实现SiO2层表面平坦化。

10.根据权利要求1或9所述的方法,SiO2层表面经平坦化后,进一步包括:采用干法刻蚀工艺刻蚀SiO2层至牺牲栅堆叠顶部剩余50nm-100nm厚度的SiO2层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110181587.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top