[发明专利]多栅器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种多栅器件的形成方法。

背景技术

随着半导体工艺技术的不断发展，在45nm和32nm工艺节点下，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有突出的鳍部101，鳍部101一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部101的侧壁的一部分；栅极结构12，横跨在所述鳍部101上，覆盖所述鳍部101的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部101的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。现有技术中，栅极结构12的剖面可以是多种形状，如∏型、Ω型、四边形、圆柱形等。

图2至图7示出了现有技术的一种多栅器件的形成方法。

参考图2，提供半导体衬底20，半导体衬底20上形成有硬掩膜层21。半导体衬底20一般是硅衬底，硬掩膜层21的材料可以是氮化硅。

参考图3，对硬掩膜层21进行图形化，定义出鳍部的图形。

参考图4，以图形化后的硬掩膜层21为掩膜，对半导体衬底20进行刻蚀，形成凸出的鳍部201。

参考图5，形成介质层22，覆盖所述半导体衬底20、鳍部201和图形化后的硬掩膜层21。介质层22的材料一般是氧化硅。

参考图6，使用化学机械抛光(CMP)对介质层22的表面进行平坦化，至暴露出图形化后的硬掩膜层21。

参考图7，刻蚀去除介质层22的表面部分以及图形化后的硬掩膜层，暴露出鳍部201的顶部和部分侧壁。

再之后，可以形成横跨鳍部201的栅极结构，完成多栅器件的形成过程。但是，仍然参考图6，现有技术中往往采用化学机械抛光来对介质层22的表面进行平坦化，最终介质层22的局部平坦度较差，因而之后对介质层22刻蚀之后，最终保留的部分介质层22的厚度的均匀性较差，影响了形成的多个多栅器件间参数的一致性。

发明内容

本发明解决的问题是提供一种多栅器件的形成方法，提高介质层的局部平坦度，改善介质层厚度的均匀性。

为解决上述问题，本发明提供了一种多栅器件的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有凸出的鳍部；

依次形成介质层和牺牲层，所述介质层覆盖所述半导体衬底和鳍部，所述牺牲层覆盖所述介质层；

对所述牺牲层进行第一反应离子刻蚀，至暴露出所述介质层；

对剩余的牺牲层和所述介质层进行第二反应离子刻蚀，完全去除所述牺牲层并去除所述介质层的一部分，所述第二反应离子刻蚀对所述牺牲层的刻蚀速率小于对所述介质层的刻蚀速率；

对剩余的介质层进行第三反应离子刻蚀，暴露出所述鳍部的顶部和部分侧壁。

可选的，所述第二反应离子刻蚀使得剩余的介质层在所述鳍部上方的剖面为上凸形。

可选的，所述剩余的介质层的上凸形剖面的顶部和底部的高度差为0nm至40nm。

可选的，所述牺牲层的材料为旋涂玻璃或光致抗蚀剂，其形成方法为旋涂法。

可选的，所述牺牲层的材料为旋涂玻璃，所述第一反应离子刻蚀采用的刻蚀气体为三氟甲烷、四氟化碳和氩气的混合气体。

可选的，在所述第一反应离子刻蚀中，控制反应室中的压强，使得对所述牺牲层位于所述半导体衬底中央位置的部分的刻蚀速率大于位于边缘位置的部分的刻蚀速率，以使剩余的牺牲层具有凹形剖面。

可选的，在所述第一反应离子刻蚀中，控制所述反应室中的压强大于等于325mTorr。

可选的，所述介质层为保形性材料。

可选的，所述介质层的材料为低温氧化层、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介电常数材料。

可选的，所述介质层的材料为低温氧化层，所述第二反应离子刻蚀采用的刻蚀气体为三氟甲烷、四氟化碳和氩气的混合气体。