[发明专利]基于HBT器件的可预置D触发器

说明书

技术领域

本发明属于集成电路设计技术领域，涉及触发器，尤其涉及一种基于HBT器件的可预置D触发器，可用于程序分频器中。

技术背景

程序分频器是锁相式频率合成器中的重要组成部分，频率合成器的许多重要特性都与程序分频器的性能有关，比如程序分频器的工作速度限制了频率合成器输出信号的最高频率，它的相位噪声影响频率合成器的带内相位噪声。因此提升程序分频器的速度、降低程序分频器的相位噪声，对于一个高性能频率合成器就显得尤为重要。

程序分频器与固定分频器的根本区别就是程序分频器的分频比在一定范围内连续可变，分频比是可编程的。一般程序分频器的结构示意图如图1所示，其采用简单的二进制异步计数器结构实现分频功能，主要由可预置D触发器构成。一个含有N级可预置D触发器的程序分频器能实现2-2^N任意自然数连续可变分频，其分频比控制方式为N位二进制值输入，其中N≥2。

由于可预置D触发器是组成程序分频器的主要成份，所以提高可预置D触发器的性能就可以提高程序分频器的性能，进而改善频率合成器的性能。图2是可预置D触发器电路单元的示意图。

目前，可预置的D触发器一般都采用MOS管搭建。如文献“2003IEEE Conferenceon Electron Devices and Solid-State Circuits，pp.269-272《A 2GHz programmablecounter with new re-loadable D flip-flop》”报道了由M.A.DO、X.P.Yu和J.G.Ma等人设计的一个可预置D触发器，该D触发器采用真单相结构，其由21个MOS管搭建起来的。这个可预置D触发器由于采用MOS管搭建，因而存在如下缺点：

1)工作速度慢，不适合应用于高速程序分频器；

2)相位噪声高，使整个程序分频器的相位噪声高；

3)工作频率低，不适合应用于较高频段的程序分频器。

发明内容

本发明的目的在于避免上述已有技术的缺点，提出一种基于HBT器件的可预置D触发器，以降低相位噪声，提高工作速度和工作频率。

为实现上述目的，本发明包括第一锁存器和第二锁存器，其中：

第二锁存器的差分输出端连接有预置电路，该预置电路采用差分结构，用于对外部电路输入的预置信号进行采样并输出；

第一锁存器、第二锁存器和预置电路的电流信号输入端连接有选择电路，用于选择工作电路，即当外界输入给选择电路的正相选择信号LDP为低电平、反相选择信号LDN为高电平时，选择第一锁存器和第二锁存器工作，反之选择预置电路工作，以实现整个D触发器的工作模式在触发器模式和预置模式之间的切换；该第一锁存器、第二锁存器、预置电路和选择电路中的所有晶体管均采用异质结双极晶体管HBT。

所述第一锁存器，包括第一差分电路Q1和Q2、第二差分电路Q5和Q6和第一交叉耦合电路Q3和Q4，该第一差分电路Q1和Q2的集电极分别与第一交叉耦合电路Q3和Q4的集电极相连；第二差分电路中的Q5集电极与第一差分电路Q1和Q2的发射极连接，第二差分电路中的Q6与第一交叉耦合电路Q3和Q4的发射极连接。

所述第二锁存器，包括第三差分电路Q8和Q9、第四差分电路Q12和Q13和第二交叉耦合电路Q10和Q11，该第三差分电路Q8和Q9的集电极分别与第二交叉耦合电路Q10和Q11的集电极相连；第四差分电路中的Q12集电极与第三差分电路Q8和Q9的发射极连接，第四差分电路中的Q13与第二交叉耦合电路Q10和Q11的发射极连接。

所述预置电路，包括第五差分电路Q15和Q16以及晶体管Q17，该晶体管Q17的集电极与其基极相连后，与第五差分电路Q15和Q16的发射极相连，为第五差分电路Q15和Q16提供直流偏置；该第五差分电路Q15和Q16的集电极分别与第二交叉耦合电路Q10和Q11的集电极相连，用于对外界输入的预置信号采样并输出。

所述选择电路，包括晶体管Q7、晶体管Q14和晶体管Q18，该晶体管Q7的发射极与晶体管Q18的发射极相连，组成一个差分对，用作选择工作模式的开关，同时该晶体管Q7的基极与晶体管Q14的基极相连，以使晶体管Q7和晶体管Q14能同时开启和关断；该晶体管Q14的发射极与晶体管Q18的发射极相连，组成一个差分对，用作选择工作模式的开关；所述晶体管Q7、晶体管Q14和晶体管Q18的发射极均与用作电流源的晶体管Q19的集电极相连，以得到一个稳定的电流。