[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，从而提高流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，提高驱动电流，因而应力可以较大地提高晶体管的性能。

以PMOS晶体管为例，首先在需要形成源区和漏区的区域形成外延层，如硅锗外延层，然后再进行掺杂形成PMOS晶体管的源区和漏区，形成硅锗外延层是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，进一步提高压应力，提高晶体管的性能。

公开号为CN1011700060A的中国专利申请中提供了一种在源漏区域采用硅锗(SiGe)的PMOS晶体管的形成方法，其具体包括：在硅衬底上形成栅极结构；在所述栅极结构两侧形成侧墙；以所述侧墙为掩膜，在栅极结构两侧的硅衬底内形成开口；在所述开口进行选择性外延生长形成硅锗外延层；对所述硅锗外延层进行掺杂，以形成源区和漏区。

在所述半导体工艺制造过程中，常需要在一个衬底上同时形成PMOS晶体管和NMOS晶体管，以在PMOS晶体管中形成外延层为例，具体地包括：首先提供衬底，包括有PMOS区域和NMOS区域，所述衬底上分别对应形成有栅极结构；在所述栅极结构及衬底表面上形成侧墙，位于PMOS区域的侧墙是用于后续形成外延层的掩膜，位于NMOS区域的侧墙是为了保护NMOS的栅极结构及衬底，避免所述NMOS栅极结构及衬底暴露在后续外延层的形成环境中；去除PMOS区域的部分侧墙，以暴露出PMOS的衬底表面，并在所述PMOS的栅极结构两侧衬底内形成开口；通过外延生长工艺，在所述PMOS区域的开口内形成外延层。

但实际的外延层工艺后，不仅在PMOS区域形成有外延层，在NMOS区也可能同样形成有与PMOS区域的外延层同种材料的外延层，降低了半导体器件的可靠性。所以在形成外延层时，提高NMOS区域和PMOS区域的工艺选择比十分重要。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，提高形成外延层时NMOS和PMOS的选择比，进而提高半导体器件的可靠性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供衬底，所述衬底包括第一区域和第二区域；

在所述衬底表面形成分别位于第一区域的栅极结构及位于第二区域的栅极结构；

形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；

图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；

在形成所述外延层前，还包括对所述第一侧墙进行离子注入工艺或离子掺杂工艺，以提高所述第一侧墙的密度。

可选的，所述第一侧墙和第二侧墙均至少包括位于衬底表面的氧化层。

可选的，所述第一侧墙和第二侧墙还包括位于所述氧化层表面的氮化层。

可选的，通过沉积工艺或氧化工艺形成所述氧化层。

可选的，所述氧化层为氧化硅，所述氧化硅的前驱体为正硅酸乙酯。

可选的，对所述第一侧墙进行离子注入工艺或离子掺杂工艺的离子为氮离子。

可选的，所述离子注入或离子掺杂的能量范围为200ev～10kev，注入浓度或掺杂浓度范围为1E14/cm²～5E16/cm²。

可选的，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层，对所述氧化层进行离子注入工艺或者离子掺杂工艺；图案化刻蚀所述氧化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行离子注入工艺或者离子掺杂工艺为所述对氧化层进行离子注入工艺或者离子掺杂工艺。

可选的，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层；在所述氧化层表面形成氮化层；对表面形成有氮化层的氧化层进行离子注入工艺或者离子掺杂工艺；图案化刻蚀所述氮化层和氧化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行离子注入工艺或者离子掺杂工艺为所述对形成有氮化层的氧化层进行离子注入工艺或者离子掺杂工艺。

可选的，对所述第一侧墙进行离子注入或离子掺杂工艺后，还包括对所述第一侧墙进行退火工艺。