[发明专利]开关组件

说明书

技术领域

本发明是关于一种开关组件，且特别是关于一种具有漏电流抑制层(leakage current restrain layer)以及材料诱发空乏区(material-induced depletion region)的开关组件。

背景技术

近年来，薄膜晶体管在液晶显示器(Liquid Crystal Display，LCD)的应用日趋广泛，且相关的产品也在陆续量产中。一般而言，薄膜晶体管大致上可区分为非晶硅薄膜晶体管、多晶硅薄膜晶体管、氧化物半导体薄膜晶体管等。不论是何种型态的薄膜晶体管，其在关闭状态(Off state)下的漏电流是无法完全避免的。漏电流产生的原因主要是因为通道层的厚度过厚以及制程条件(如通道层的沉积条件、主动层的后制程(如紫外光照射)、离子布植的制程条件等)不稳定所导致。当信道层的厚度过后或者形成通道层的制程条件不稳定时，栅极对于通道层的控制能力便会下降，导致背通道效应(back channel effect)。详言之，在与源极以及漏极接触的通道层表面上会有漏电路径(leakage path)产生，此位于源极与漏极之间的漏电路径将使得漏电流无法被抑制，进而导致薄膜晶体管的电气特性恶化。

承上所述，如何进一步改善薄膜晶体管的电气特性，以有效降低薄膜晶体管在关闭状态下的漏电流，实为研发者目前亟欲解决的问题之一。

发明内容

本发明提供一种具有漏电流抑制层以及由漏电流抑制层诱发所形成的材料诱发空乏区的开关组件。

本发明提供一种开关组件，其包括一栅极、一通道层、一栅绝缘层、一源极、一漏极以及一漏电流抑制层。栅绝缘层配置于栅极与信道层之间，源极与漏极分别与通道层接触，且源极与漏极彼此分离。漏电流抑制层配置于信道层上，漏电流抑制层位于源极与漏极之间以于通道层中形成一材料诱发空乏区。

一种开关组件，包括：

一栅极；

一通道层；

一栅绝缘层，配置于该栅极与该通道层之间；

一源极；

一漏极，该源极与该漏极分别与该通道层接触，且该源极与该漏极彼此分离；以及

一漏电流抑制层，配置于该信道层上，该漏电流抑制层位于该源极与该漏极之间以于该通道层中形成一材料诱发空乏区。

所述的开关组件，其特征在于，包括：该漏电流抑制层不与该源极以及该漏极接触。

所述的开关组件，其特征在于，包括：该漏电流抑制层为电性浮置。

所述的开关组件，其特征在于，包括：该漏电流抑制层为电性耦接于一固定电位。

所述的开关组件，其特征在于，包括：该漏电流抑制层与该源极电性连接或与该漏极电性连接。

所述的开关组件，其特征在于，包括：该源极与该漏极的材质相同，而该源极以及该漏极的材质与该漏电流抑制层的材质不同。

所述的开关组件，其特征在于，包括：该漏电流抑制层的材质包括半导体或金属。

所述的开关组件，其特征在于，包括：该信道层的材质包括硅基半导体、锗基半导体或金属氧化物半导体。

所述的开关组件，其特征在于，还包括：一配置于该信道层上的蚀刻终止层，其中该源极与该漏极覆盖部分的该蚀刻终止层以及部分的该通道层，而该漏电流抑制层为嵌于该蚀刻终止层中并与该通道层接触。

所述的开关组件，其特征在于，还包括：一覆盖该通道层、该源极与该漏极的保护层，其中该通道层为覆盖部分该源极与部分该漏极，而该漏电流抑制层为嵌于该保护层中并与该通道层接触。

所述的开关组件，其特征在于，还包括：一覆盖该通道层、该源极、该漏极与该漏电流抑制层的保护层，其中该通道层为覆盖部分该源极与部分该漏极。

在本发明的一实施例中，前述的漏电流抑制层不与源极以及漏极接触。

在本发明的一实施例中，前述的漏电流抑制层为电性浮置(electrical floating)。

在本发明的一实施例中，前述的漏电流抑制层为电性耦接于一固定电位。

在本发明的一实施例中，前述的漏电流抑制层与源极电性连接或与漏极电性连接。

在本发明的一实施例中，前述的源极与漏极的材质相同，而源极以及漏极的材质与漏电流抑制层的材质不同。

在本发明的一实施例中，前述的漏电流抑制层的材质包括半导体或金属。

在本发明的一实施例中，前述的通道层的材质包括硅基(silicon-based)半导体、锗基(germanium-based)半导体或金属氧化物半导体。