[发明专利]BCD工艺中双栅极氧化层的形成方法

说明书

技术领域

本发明涉及BCD半导体工艺技术，尤其涉及一种BCD工艺中双栅极氧化层的形成方法。

背景技术

BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使BCD工艺受到越来越多的关注。在BCD工艺中，高压驱动器件及其模块广泛的应用于PDP驱动、LCD驱动、OLED驱动、马达驱动等领域，是近年来的研究热点。但是，在BCD工艺中，往往需要将高压器件和低压器件集成在同一衬底上来生产，高压器件和低压器件的栅极氧化层的厚度差别很大，称为双栅极氧化层工艺。

以一具体应用为例，在60V BCD双栅极氧化层工艺中，低压器件(例如3.3V的CMOS器件)的栅氧化层厚度在左右，而高压器件(例如60V的LDNMOS器件)的栅氧化层厚度却大于在传统的双栅极氧化层工艺中，往往是在整个半导体衬底上形成厚的氧化层；接着通过光刻、刻蚀等工艺在高压器件的区域形成掩膜，将高压器件区域的厚氧化层保护起来，并将低压器件区域的厚氧化层刻蚀去除，而且刻蚀必须足够充分以保证低压器件区域之前形成的厚氧化层被完全去除；然后在低压器件的区域形成薄氧化层，从而在不同的区域形成不同厚度的氧化层。

但是，上述方法中，由于先前形成的厚氧化层同时覆盖了高压器件和低压器件的所有区域，在接下来刻蚀去除低压器件区域的厚氧化层时，会不可避免的对半导体衬底上的场氧化层(LOCOS)或浅沟槽隔离结构(STI)造成误刻蚀，其原因是因为厚氧化层在热生长过程中，在LOCOS或STI上几乎不生长，因而在对厚氧化层进行刻蚀时会一并对LOCOS或STI造成刻蚀而降低LOCOS或STI的高度。

对LOCOS或STI等隔离结构的刻蚀会导致隔离漏电问题，严重影响器件的性能。

发明内容

本发明要解决的技术问题是提供一种BCD工艺中双栅极氧化层的形成方法，避免对隔离结构的误刻蚀，改善器件性能。

为解决上述技术问题，本发明提供了一种BCD工艺中双栅极氧化层的形成方法，包括：

提供半导体衬底，所述半导体衬底包括并列的高压器件区域和低压器件区域；

在所述低压器件区域的半导体衬底上形成阻挡层；

形成高压器件的栅氧化层，所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面；

去除所述阻挡层，暴露出所述低压器件区域的表面；

形成低压器件的栅氧化层，覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面，所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。

可选地，在所述低压器件区域的半导体衬底上形成阻挡层包括：在所述低压器件区域的半导体衬底上形成氮化硅层。

可选地，在所形成所述氮化硅层之前还在所述半导体衬底上形成氧化硅缓冲层。

可选地，所述在所述低压器件区域的半导体衬底表面上形成阻挡层包括：

在所述半导体衬底上形成氮化硅层；

对所述氮化硅层进行刻蚀，暴露出高压器件区域的表面。

可选地，所述阻挡层的厚度为900至所述高压器件的栅氧化层的厚度大于所述低压器件的栅氧化层的厚度为45至

可选地，在形成所述阻挡层之前还包括：

在所述高压器件区域的半导体衬底中形成高压器件的阱区并在高压器件的阱区中形成漏极漂移区；

对所述半导体衬底上形成隔离结构；

在所述高压器件的阱区中形成高压器件的沟道区。

可选地，在形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述高压器件区域的半导体衬底中形成高压器件的阱区包括在所述高压器件区域的外延层中形成高压器件的阱区。

可选地，在去除所述阻挡层之后，形成低压器件的栅氧化层之前还包括：在所述低压器件区域的半导体衬底中形成低压器件的阱区。

可选地，形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述低压器件区域的半导体衬底中形成低压器件的阱区包括在所述低压器件区域的外延层中形成低压器件的阱区。

可选地，在形成所述低压器件的栅氧化层之后，所述形成方法还包括：

在所述高压器件的栅氧化层上形成高压器件的栅电极，在所述低压器件的栅氧化层上形成低压器件的栅电极；

在所述高压器件区域的半导体衬底中形成高压器件的源区和漏区，在所述低压器件区域的半导体衬底中形成低压器件的源区和漏区。