[发明专利]半导体结构及其制作方法以及制作半导体布局的方法

权利要求书

1.一种半导体结构，包括：

布线图案，该布线图案包括至少一第一线段与一第二线段，且至少部分该第一线段与部分该第二线段于邻接区域内彼此邻接；以及

连接图案，设置于该邻接区域内，且电性连接该第一线段与该第二线段。

2.如权利要求1所述的半导体结构，其中该第一线段与该第二线段以对齐或不对齐方式排列。

3.如权利要求1所述的半导体结构，其中该第一线段与该第二线段形成一字形形状、T字形形状、或L字形形状。

4.如权利要求1所述的半导体结构，其中该第一线段与该第二线段共平面。

5.如权利要求1所述的半导体结构，其中该连接图案设置于该第一线段与该第二线段之上或之下。

6.如权利要求1所述的半导体结构，其中该布线图案包括金属内连线的沟槽图案。

7.如权利要求1所述的半导体结构，其中该连接图案包括金属内连线的介层洞、虚设介层洞图案或接触洞图案。

8.一种制作半导体布局的方法，包括：

提供第一布局，该第一布局包括多个布线图案；

提供第二布局，该第二布局包括多个连接图案；

于该第一布局的该多个布线图案中定义至少一个第一待切割图案，该多个第一待切割图案分别与该多个连接图案重叠；

于该第一待切割图案与该连接图案的重叠处切分该多个第一待切割图案，以分解该第一布局形成第三布局与第四布局；以及

分别输出该第三布局与该第四布局至第一光掩模与第二光掩模上。

9.如权利要求8所述的方法，还包括于该第一布局的该多个布线图案中定义至少一个第二待切割图案，且该多个第二待切割图案与该多个布线图案的间距违反预定规则。

10.如权利要求9所述的方法，还包括于切分该多个第一待切割图案时同时切分该多个第二待切割图案，以分解该第一布局形成该第三布局与该第四布局。

11.如权利要求10所述的方法，其中该第三布局与该第四布局分别包括部分该多个布线图案与部分该第二待切割图案，且该多个布线图案与该多个第二待切割图案的间距皆符合该预定规则。

12.如权利要求8所述的方法，其中该多个第一待切割图案分别被切分形成切割部分与对应切割部分，该第三布局包括该多个切割部分，而该第四布局包括该多个对应切割部分。

13.如权利要求12所述的方法，还包括于形成该第三布局与该第四布局之后对该第三布局与该第四布局进行修正步骤，以指向该多个对应切割部分的方向延长该第三布局的该多个切割部分，并以指向该多个切割部分的方向延长该第四布局的该多个对应切割部分。

14.如权利要求8所述的方法，还包括于形成该第三布局与该第四布局之后对该第三布局与该第四布局分别进行光学邻近修正方法。

15.如权利要求8所述的方法，其中该第一布局包括金属内连线的沟槽布局。

16.如权利要求8所述的方法，其中该第二布局包括金属内连线的介层洞布局、虚设介层洞布局或接触洞布局。

17.一种制作半导体布局的方法，包括：

提供第一布局，该第一布局包括多个布线图案；

于该多个布线图案中定义出多个待切割图案；

提供第二布局，该第二布局包括多个第一连接图案；

于该第二布局中加入多个第二连接图案，且该多个第二连接图案分别与该多个切割图案重叠；以及

输出该第二布局至第一光掩模上。

18.如权利要求17所述的方法，其中该多个待切割图案与该多个布线图案的间距违反预定规则。

19.如权利要求18所述的方法，还包括进行切分该多个待切割图案的步骤，以切分该多个待切割图案而形成第三布局与第四布局。

20.如权利要求19所述的方法，其中该第三布局与该第四布局分别包括部分该多个布线图案，且该多个布线图案的间距皆符合该预定规则。

21.如权利要求19所述的方法，其中该多个待切割图案分别被切分形成切割部分与对应切割部分，该第三布局包括该多个切割部分，而该第四布局包括该多个对应切割部分。