[发明专利]可优化压控振荡器性能的自校正频率综合器及其优化方法

权利要求书

1.一种可优化压控振荡器性能的自校正频率综合器的优化方法，其特征在于，

(1)采用自校正频率综合器优化结构：

1)配置包括频率自校正环路、电流自校正环路和状态机的自校正电路；

2)配置的锁相环采用包含N个切换电容的电容切换阵列的宽带的压控振荡器，通过控制压控振荡器的电容切换阵列的接入个数进行频率粗调；电容切换阵列的切换电容采用高Q值的MIM电容；频率粗调是由电容切换阵列构成可变电容实现具体子频率波段码的粗调；

3)频率自校正环路配置可编程结构的倍频器、计数器，用于根据系统对锁相环建立时间的要求进行可编程配置，通过SPI配置倍频器的倍频数，以调整频率自校正环路的工作速度和精度；

4)通过状态机实现SPI配置和优化流程控制；

(2)自校正频率综合器的优化方法包括以下步骤：

1)每次芯片上电或改变信道频率时，先开启频率综合器自校正电路中的频率自校正环路，频率自校正环路采用二分法搜索，通过多次搜索和比较获取压控振荡器所需要的频率子波段码；使片内可集成的压控振荡器获得宽调节范围、低电压频率转换增益以及低相位噪声；

2)接着开启电流自校正环路，电流自校正环路采用逐次逼近法搜素，搜索压控振荡器的输出幅度达到指定幅度的电流子波段码；使压控振荡器以最小的功耗工作于电流受限区，获得良好的相位噪声性能，压控振荡器工作于性能和功耗的最优区间，同时保证在出现工艺偏差、温度变化时，压控振荡器性能不变；

3)状态机根据FC_OK和IC_OK是否置高电平，来判定频率自校正和电流自校正是否完成，若已完成，转步骤4)，否则返回步骤1)；

4)自校正频率综合器进入锁相环的频率自锁定过程；

5)自校正频率综合器优化校正过程结束。

2.根据权利要求1所述方法构成的一种可优化压控振荡器性能的自校正频率综合器简称自校正频率综合器，其特征在于，自校正频率综合器由锁相环和自校正电路构成；其中

所述锁相环的电路构成包括参考时钟、参考分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和主分频器；

参考时钟由片外参考晶振振荡器产生或由片内集成的振荡器产生；参考分频器输入端接入参考时钟，参考分频器用于实现可编程的分频，分频比1～R，R＞1；鉴频鉴相器的一路输入连接参考分频器的输出，另一路输入连接主分频器的输出；电荷泵的控制端连接鉴频鉴相器的输出端，电荷泵将鉴频鉴相器输出的相位差转变为电流，电荷泵的充放电由鉴频鉴相器的二路输出控制；环路滤波器输入端连接电荷泵的输出端，环路滤波器输出端连接压控振荡器的一个输入端，压控振荡器的输出端连接主分频器的输入端，主分频器的输出端连接自校正电路输入端，自校正电路的多路输出端连接压控振荡器的多路输入端；

所述自校正电路包括频率自校正环路，电流自校正环路和状态机以及自校正控制开关S1和S2；

频率自校正环路和电流自校正环路分别连接状态机；频率自校正环路的一个输入端连接参考时钟，其另一个输入端连接锁相环的主分频器的输出端；电流自校正环路的二个输入端连接压控振荡器二路输出端，自校正控制开关S1的另一端连接锁相环的环路滤波器输出端；自校正控制开关S1和S2的并联连接端连接锁相环的压控振荡器输入端，校正控制开关S2的另一端连接VDD/2电源端；状态机的多路输出端连接压控振荡器的多路输出端，控制压控振荡器的电容阵列接入的电容值。

3.根据权利要求2所述的自校正频率综合器，其特征在于，所述状态机为频率自校正环路与电流自校正环路共用的处理模块，状态机输入端连接电流自校正环路的输出端，状态机的多路输出端连接压控振荡器的电流的多路控制端和电容切换阵列的多路控制端。