[发明专利]可优化压控振荡器性能的自校正频率综合器及其优化方法

说明书

技术领域

本发明属于无线通信集成电路技术领域，涉及无线收发机的频率综合器，尤其涉及一种可优化压控振荡器性能的自校正频率综合器，高性能的频率综合器主要应用于无线收发机芯片。

背景技术

频率综合器是无线收发机芯片的核心模块之一，为芯片提供差分或正交的本振信号，该本振信号应能根据输入射频信号或系统要求进行灵活、快速、平滑的调整并精确输出。输出信号质量的好坏，直接影响接收机的阻塞和灵敏度性能，还会影响整机的噪声系数，所以对于无线通信的频率综合器，还要求本振信号的频谱纯度高、杂散少，保证整机的信噪比性能。

随着无线通信技术的发展，通信标准和系统越来越多，这就要求设计的芯片能够同时兼容同一类通信标准，或者同一收发机支持多模式多频段工作，而这一要求在频率上直接转换为要求频率综合器提供的本振信号能够覆盖这些频段且快速切换。在已有的技术方案中，一种是模块或芯片的堆叠，即一个模块或一块芯片输出的本振信号工作于一个标准，这种方案成本高、体积大、功耗高，不是移动手持设备的优选方案，另外一种方案是，片内集成可配置的频率综合器，通过配置适合多模式多频段工作。

已有技术压控振荡器性能通常采用外部校正模式，外部校正模式存在最大的问题是：工作量大，配置值与芯片的一致性、温度密切相关，不能保证不同工艺批次和温度条件下压控振荡器性能的配置值为同一组值。

已有的技术Magoon，R.等发表的论文“A single-chip quad-band(850/900/1800/1900MHz)direct conversion GSM/GPRS RF transceiver with integrated VCOs and fractional-n synthesizer”，发表在Solid-State Circuits，IEEE Journal of，37卷12期.1710-1720，2002年12月，采用多个VCO的可配置工作来实现多模式多频点的工作，这种技术虽然功耗降低了，但是存在面积大、成本高的缺陷。Fong，N.H.W.等发表的论文“Design of wide-band CMOS VCO for multiband wireless LAN applications”，发表在Solid-State Circuits，IEEE Journal of，38卷8期，1333-1342，2003年8月，采用一个VCO实现了宽的频率调节范围，但是粗调节的电容采用的是可变电容，存在降低电路的Q值和相位噪声性能，以及切换频率时，只能手动校正的缺陷。Heng-Yu Jian等发表的论文“A Fractional-N PLL for Multiband(0.8-6GHz)Communications Using Binary-Weighted D/A Differentiator and Offset-Frequency Δ-∑Modulator”，发表在Solid-State Circuits，IEEE Journal of，45卷04期.768-780，2010年4月，采用了宽带VCO和自校正电路，但是由于宽带VCO在频率最高波段和频率最低波段的功耗是相差2倍以上的，且在不同工艺偏差和温度下，功耗也是有很大区别的，未对提出的技术作出优化，而是选取电流最大模式工作，对以最低功耗获得所需的性能上，存在明显的缺陷。

无线通信设备，大多为移动手持设备，这些设备都有这些特点：小体积、低功耗、多功能、低成本。这就要求无线射频前端尽可能的单芯片化，而集成芯片具有支持多模式多频段，且具备功耗低、性能优化的自校正频率综合器，成为技术关键。

发明内容

本发明的目的是解决支持多模式多频段的频率综合器，提供了一种可优化压控振荡器性能的自校正频率综合器的优化方法，并公开一种可优化压控振荡器性能的自校正频率综合器，既要覆盖多频段的宽频率调节范围，又满足无线通信标准的相位噪声性能、低功耗、和占用面积小的要求，可优化压控振荡器性能的自校正频率综合器全集成于芯片上，且自动补偿工艺偏差和温度变化的影响，实现对压控振荡器功耗、性能的优化。

本发明目的是为解决上通过下面的技术方案来实现。

一种可优化压控振荡器性能的自校正频率综合器的优化方法，其特征在于：

(1)采用自校正频率综合器优化结构：

1)配置包括频率自校正环路、电流自校正环路和状态机的自校正电路；