[发明专利]稳定等离子体处理的方法和设备

说明书

本申请是2005年6月29日提交的名称为：“稳定等离子体处理的方法和设备”的中国专利申请2005100798351的分案申请。

技术领域

本发明的实施例通常涉及衬底的等离子体处理的方法和设备，尤其涉及到用稳定等离子体蚀刻衬底的方法和设备。

背景技术

集成电路已经发展成复杂的装置，其可在单个芯片上包括数以百万计的晶体管、电容器和电阻器。芯片设计的发展不断要求更快的电路和更大的电路密度。由于电路能够执行的功能的速度与数量随着电路结构密度的增长而增长，因此，电路密度具有显著的重要性。一些影响集成电路的速度和电路密度的设计属性包括用于形成层的材料的电阻与厚度，该层包括形成在衬底上的电路结构。

金属材料被用来形成电路结构，如有线线路互连、通路、电极等。金属结构对集成电路的功能性是关键。钨是一种常用于制作电路结构的金属。钨可用传统的化学气相沉积(CVD)法精确沉积，并且钨通常具有低电阻系数。电路设计人员已经发现钨是可与多晶硅相邻使用的优良材料，因为钨表现出良好的抗多晶硅渗透性，这就使得钨在衬底处理和装置使用过程中保持其物理属性。

为了使电路密度最大化，就必须最小化包括电路结构的层，包括那些包括钨的层。但是，在处理这样薄的层时，必须小心以避免在处理过程中损坏这些层。受损的层会导致电路结构有缺陷，衬底次品增加。

蚀刻是容易损坏这些薄层的一种工艺。通常用氟化物来去除曝露的钨和其他物质。等离子体可用于增强蚀刻工艺。但是，保持等离子体稳定很困难。增加等离子体稳定性的一个方法是增加供应到腔室的功率。另一个方法是减小被蚀刻的衬底与腔室顶端之间的间隙。遗憾的是，增加功率和减小间隙都会导致增强对衬底的离子轰击，这可能严重损坏正在衬底上形成的电路。

因此，本领域需要一种在衬底上蚀刻材料的改进方法和设备。

发明内容

本发明主要提供一种利用空间分布经修改的等离子体来蚀刻衬底的方法和设备。在一个实施例中，所述方法包括提供带有等离子体稳定器的处理腔室，该稳定器置于衬底支承底座上方。衬底被放在所述底座上面。处理气体被引进处理腔室，且等离子体就由该处理气体形成。所述衬底用等离子体蚀刻，等离子体具有由等离子体稳定器限定的离子密度与原子团密度比。

在本发明的另一个实施例中，提供一种用空间分布经修改的等离子体蚀刻衬底的设备。该设备包括其中置有衬底支承底座的处理腔室。RF电源被提供以在该腔室内形成等离子体。等离子体稳定器被配置在腔室内的所述底座上方。该等离子体稳定器控制带电的和电中性等离子体物质的空间分布。该等离子体稳定器可包括一个基本扁平的构件，其与腔室电绝缘。该构件具有多个穿透其中形成的孔眼。

附图说明

为了使本发明的上述特征能被详细地理解，可通过参考实施例对本发明(在上文已有简要概述)给出更具体的说明，一些实施例由附图示出。但是，应当注意，附图仅仅示出本发明的典型实施例，因此不能认为是限定本发明的范围，因为本发明允许其他同样有效的实施例。

图1是带有等离子体稳定器的蚀刻反应器的示意图；

图2是图1所示等离子体稳定器的一个实施例的局部透视图；和

图3是钨蚀刻方法的流程图。

具体实施方式

本发明提供一种改进蚀刻工艺的方法和设备。该设备包括放置在等离子体处理腔室内的等离子体稳定器。该等离子体稳定器在处理过程中控制腔室内带电及电中性物质的空间分布，这样，在腔室上部处理区(等离子体稳定器上方)形成密集稳定的等离子体，并在下部处理区(在等离子体稳定器与置于衬底支承底座上的衬底之间)形成具有受控特性的等离子体。

图1描述的是带有等离子体稳定器170的蚀刻反应器100的示意图。可适合用于此处所公开的示教原理的合适反应器包括，如去耦等离子体源(Decoupled Plasma Source)(DPS)I及DPSⅡ反应器，均由加利福尼亚州Santa Clara的Applied Materials公司提供。DPS及DPSⅡ反应器还可用作Centura集成半导体晶片处理系统的处理模块，该处理系统也由Applied Materials公司提供。此处所示反应器100的具体实施例是用于说明目的，而不能用于限定本发明的范围。