[发明专利]预充电电路及包括所述预充电电路的半导体存储器件

权利要求书

1.一种预充电电路，包括：

电压选择提供单元，所述电压选择提供单元被配置为响应于操作模式信号而选择性地提供第一电压和第二电压，其中所述第二电压比所述第一电压低；以及

预充电单元，所述预充电单元被配置为响应于预充电控制信号，利用由所述电压选择提供单元提供的选中的电压来将输入/输出线对预充电。

2.如权利要求1所述的预充电电路，其中，所述第二电压等于所述第一电压的一半。

3.如权利要求2所述的预充电电路，其中，所述第一电压是核心电压，所述第二电压是位线预充电电压。

4.如权利要求1所述的预充电电路，其中，所述操作模式信号的不同逻辑电平分别表示读取操作模式和写入操作模式。

5.如权利要求4所述的预充电电路，其中，所述电压选择提供单元被配置为在所述读取操作模式下将所述第一电压提供至所述预充电单元。

6.如权利要求5所述的预充电电路，其中，所述电压选择提供单元被配置为在所述写入操作模式下将所述第二电压提供至所述预充电单元。

7.如权利要求6所述的预充电电路，其中，所述电压选择提供单元包括：

第一PMOS晶体管，所述第一PMOS晶体管连接在第一电压端子与电压提供节点之间，以接收所述操作模式信号作为栅极输入；

第一反相器，所述第一反相器被配置为将所述操作模式信号反相；以及

第二PMOS晶体管，所述第二PMOS晶体管连接在第二电压端子与所述电压提供节点之间，以接收所述第一反相器的输出信号作为栅极输入。

8.如权利要求7所述的预充电电路，其中，所述预充电单元包括：

第二反相器，所述第二反相器被配置为将所述预充电控制信号反相；

第三反相器，所述第三反相器被配置为将所述第二反相器的输出信号反相；

第一NMOS晶体管，所述第一NMOS晶体管连接在所述输入/输出线对之间，以接收所述第二反相器的输出信号作为栅极输入；

第三PMOS晶体管，所述第三PMOS晶体管连接在所述输入/输出线对之间，以接收所述第三反相器的输出信号作为栅极输入；

第四PMOS晶体管，所述第四PMOS晶体管连接在所述电压提供节点与所述输入/输出线对中的一个输入/输出线之间，以接收所述第三反相器的所述输出信号作为栅极输入；以及

第五PMOS晶体管，所述第五PMOS晶体管连接在所述电压提供节点与所述输入/输出线对中的另一个输入/输出线之间，以接收所述第三反相器的所述输出信号作为栅极输入。

9.如权利要求1所述的预充电电路，其中，所述预充电单元被配置为响应于所述预充电控制信号来均衡所述输入/输出线对。

10.一种半导体存储器件，包括：

写入驱动器，所述写入驱动器被配置为将加载在全局线上的数据传送至局部线对；

读取驱动器，所述读取驱动器被配置为将加载在所述局部线对上的数据传送至所述全局线；

核心区，所述核心区被配置为储存加载在所述局部线对上的数据，或将所储存的数据提供至所述局部线对；以及

预充电电路，所述预充电电路被配置为响应于预充电控制信号和操作模式信号而选择性地利用第一电压和第二电压将所述局部线对预充电，其中所述第二电压比所述第一电压低。

11.如权利要求10所述的半导体存储器件，其中，所述预充电电路包括：

电压选择提供单元，所述电压选择提供单元被配置为响应于所述操作模式信号而选择性地提供所述第一电压和所述第二电压；以及

预充电单元，所述预充电单元被配置为响应于所述预充电控制信号而利用所述电压选择提供单元所提供的选中的电压将所述局部输入/输出线对预充电。

12.如权利要求11所述的半导体存储器件，其中，所述第二电压等于所述第一电压的一半。

13.如权利要求12所述的半导体存储器件，其中，所述第一电压是核心电压，所述第二电压是位线预充电电压。

14.如权利要求11所述的半导体存储器件，其中，所述操作模式信号的不同逻辑电平分别表示读取操作模式和写入操作模式。