[发明专利]预充电电路及包括所述预充电电路的半导体存储器件

说明书

相关申请的交叉引用

本申请要求分别于2010年7月7日和2010年12月17日提交的韩国专利申请号为10-2010-0065375和10-2010-0129746的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种预充电电路及包括所述预充电电路的半导体存储器件。

背景技术

通常，诸如DRAM(动态随机存取存储器)的半导体存储器件利用各种输入/输出线对而将数据写入核心区或读取存储在核心区的数据。在这些输入/输出线对中，局部输入/输出线对在执行下一个写入操作或下一个读取操作之前被预充电，这是因为在执行读取操作或写入操作之后输入/输出线具有不同的电压电平。另外，在执行其中读取或写入数据被相继地执行两次或更多次的突发操作功能时，半导体存储器件在数据处理操作之间将局部输入/输出线对预充电。

图1是包括现有的预充电电路的半导体存储器件的结构示意图。

参见图1，半导体存储器件100包括：写入驱动器110，所述写入驱动器110被配置为在写入操作模式下将加载在全局输入/输入线GIO上的数据传送至局部输入/输出线对LIO/LIOB；读取驱动器120，所述读取驱动器120被配置为在读取操作模式下将加载在局部输入/输出线对LIO/LIOB上的数据传送至全局输入/输入线GIO；预充电电路130，所述预充电电路130被配置为响应于预充电控制信号LIOPCG而将局部输入/输出线对LIO/LIOB预充电；以及核心区140，所述核心区140被配置为在写入操作模式下储存加载在局部输入/输出线对LIO/LIOB上的数据，而在读取操作模式下将储存的数据传送至局部输入/输出线对LIO/LIOB。

写入驱动器110响应于写入驱动器选通信号WSTB而将加载在全局输入/输入线GIO上的数据传送至局部输入/输出线对LIO/LIOB。更具体而言，写入驱动器110响应于经由全局输入/输入线GIO传送的数据而以期望的电压(例如，核心电压VCORE)来驱动局部输入/输出线对LIO/LIOB。

读取驱动器120响应于读取驱动器选通信号IOSTB而将加载在局部输入/输出线对LIO/LIOB上的数据传送至全局输入/输入线GIO。通常，读取驱动器120包括输入/输出感测放大器(IOSA)。

预充电单元130包括第一至第三PMOS晶体管P1、P2和P3，所述第一至第三PMOS晶体管P1、P2和P3被配置为将局部输入/输出线对LIO/LIOB预充电至核心电压VCORE的电平。这里，预充电控制信号LIOPCG在经过第一反相器INV1和第二反相器INV2之后被施加至第一至第三PMOS晶体管P1、P2和P3的栅极端子。当预充电控制信号LIOPCG被激活至逻辑低电平时，第一至第三PMOS晶体管P1、P2和P3导通，以将局部输入/输出线对LIO/LIOB预充电至核心电压VCORE的电平。

核心区140包括位线感测放大器(BLSA)和存储器单元阵列(未示出)。在读取/写入操作模式下，核心区140将储存在存储器单元中的数据传送至局部输入/输出线对LIO/LIOB，或将加载在局部输入/输出线对LIO/LIOB上的数据储存到存储器单元中。

下文中，参照图2A至2B来描述半导体存储器件100的操作。

图2A是半导体存储器件100在读取操作模式下的操作的时序图。图2B是半导体存储器件100在写入操作模式下的操作的时序图。

参见图2A，当读取命令RD与时钟信号CLK的上升沿同步地输入时，来自核心区140的数据被加载到局部输入/输出线对LIO/LIOB上。

接着，读取驱动器120响应于读取驱动器选通信号IOSTB而顺序地将加载在局部输入/输出线对LIO/LIOB上的数据放大并将结果传送至全局输入/输出线GIO。响应于预充电控制信号LIOPCG，预充电单元130在下一个读取操作之前，也就是在读取命令RD之间，利用核心电压VCORE对局部输入/输出线对LIO/LIOB进行预充电。在这方面，从核心区140相继地传送来的数据顺序地由位线感测放大器(BLSA)放大，并被加载到局部输入/输出线对LIO/LIOB上。由位线感测放大器(BLSA)放大的数据被传送至局部输入/输出线对LIO/LIOB，作为具有比写入驱动器110的输出更小的电压摆动范围的信号。因此，在读取命令RD之间执行预充电操作，使得相继地加载在局部输入/输出线对LIO/LIOB上的数据被准确地传送至全局输入/输入线GIO。