[发明专利]等离子体蚀刻方法

说明书

本案是申请日为2009年2月12日、申请号为200910008930.0、发明名称为等离子体蚀刻方法的分案申请

技术领域

本发明涉及以ArF光致抗蚀剂作为掩模利用处理气体的等离子体对形成于被处理基板上的被蚀刻层进行蚀刻的等离子体蚀刻方法和计算机存储介质。

背景技术

在现有技术中，在半导体装置的制造工序中，进行以光致抗蚀剂作为掩模，利用处理气体的等离子体，对在被处理基板上形成的氮化硅层、氧化硅层等被蚀刻层进行蚀刻的等离子体蚀刻。

在上述的等离子体蚀刻中，为了应对近年来的半导体装置的电路图案的细微化，将现有技术中所使用的KrF光致抗蚀剂替换为ArF光致抗蚀剂。然而，ArF光致抗蚀剂与KrF光致抗蚀剂相比，其等离子体耐性低，表面会产生破裂。因此，公知有下述技术，即，在使用ArF光致抗蚀剂形成接触孔(contact hole)时，使用CF₄、CHF₃、CF₃I等的处理气体，使气体压力为6.66Pa(50mTorr)以下，对反射防止层进行等离子体蚀刻，由此来抑制ArF光致抗蚀剂的表面破裂(例如，参照专利文献1)。

专利文献1：日本特开2006-32721号公报

如上所述，因为ArF光致抗蚀剂的等离子体耐性低，所以在现有技术中，需要实施降低形成接触孔的等离子体蚀刻时的气体压力等的工序。

此外，本发明人通过详细研究，明确下述问题，即，当在氮化硅层、氧化硅层等的被蚀刻层上形成含有线与间隔(line and spacer)的图案时，若使用ArF光致抗蚀剂，则因为等离子体耐性低而会引起ArF光致抗蚀剂的表面以及侧壁产生破裂，由此引起蚀刻后的形状产生条痕(striation)、LER(Line Edge Roughness(线边缘的粗糙))(线边缘(单侧)的波纹状)、LWR(Line Width Roughness(线宽度的粗糙))(线宽度的偏差)等。此外，在进行这种等离子体蚀刻时，优选对载置被处理基板的下部电极施加13.56MHz以下的频率较低的偏置电压来加速离子，进行各向异性高的等离子体蚀刻，但是，存在下述问题，即，若这样施加高偏置电压，则有可能导致ArF光致抗蚀剂的表面以及侧面的破裂进一步增大，较大地产生条痕、LER、LWR等。

发明内容

本发明是为了解决上述问题而提出的，其目的在于提供一种等离子体蚀刻方法和计算机存储介质，即便在进行施加有高偏置电压的各向异性高的等离子体蚀刻时，也能够抑制ArF光致抗蚀剂的表面以及侧壁的破裂，能够抑制条痕、LER、LWR的发生，精度良好地形成希望形状的图案。

本发明的第一方面为一种等离子体蚀刻方法，其特征在于：该等离子体蚀刻方法以ArF光致抗蚀剂作为掩模，利用处理气体的等离子体对形成于被处理基板上的被蚀刻层进行蚀刻，其中，所述被蚀刻层为氮化硅层或者氧化硅层，所述处理气体至少含有CF₃I气体，向载置所述被处理基板的下部电极施加具有13.56MHz以下的频率的高频电力。

本发明第二方面的等离子体蚀刻方法，其特征在于：在第一方面所述的等离子体蚀刻方法中，向所述下部电极施加的具有13.56MHz以下的频率的高频电力为500W以上。

本发明第三方面的等离子体蚀刻方法，其特征在于：在第一方面或者第二方面所述的等离子体蚀刻方法中，所述被蚀刻层具有由线和间隔形成的蚀刻图案，作为线的宽度与间隔的宽度之比的线宽度/间隔宽度为1/1的致密图案和1/10以下的稀疏图案混合存在。

本发明第四方面的等离子体蚀刻方法，其特征在于：在第一方面～第三方面所述的等离子体蚀刻方法中，向所述下部电极施加具有所述13.56MHz以下的频率的高频电力，并且施加具有27MHz以上的频率的第二高频电力。

根据本发明，能够提供一种等离子体蚀刻方法和计算机存储介质，即便在进行施加有高偏置电压的各向异性高的等离子体蚀刻时，也能够抑制ArF光致抗蚀剂的表面以及侧壁的破裂，能够抑制条痕、LER、LWR的发生，精度良好地形成希望形状的图案。

附图说明

图1是表示本发明的等离子体蚀刻方法的实施方式所涉及的半导体晶片的截面构成的图。

图2是表示本发明实施方式所涉及的等离子体蚀刻装置的简要结构的图。