[发明专利]基于CPLD和FPGA的自适应光子相关器

权利要求书

1.一种基于复杂可编程逻辑器件（简称CPLD，下同）和现场可编程门阵列（简称FPGA，下同）的自适应光子相关器，其特征在于主要包括：

——FPGA芯片电路，实现多个相互独立的数字相关器；

——FPGA时钟、复位、重配置电路，实现FPGA内各电路模块的驱动，同步复位，重新配置的驱动；

——串口与USB电路，实现FPGA、CPLD与计算机通信；

——加密电路，用于加密配置到FPGA芯片上的程序；

CPLD与多片FPGA配置芯片电路，利用CPLD将存储在多片配置芯片上的多种配置方案选择性地动态配置到FPGA芯片上；

 SHAPE  /* MERGEFORMAT ——CPLD时钟、复位电路，实现CPLD各电路模块的驱动，复位；

—— SHAPE  /* MERGEFORMAT 同步复位模块，固化在FPGA内，完成在硬件上电后或FPGA复位按键按下后FPGA芯片内各模块的同步复位与默认初始值的加载；

—— SHAPE  /* MERGEFORMAT 光子计数模块，固化在FPGA内，用于统计一定时间间隔内光子的数目，并锁存输出，送入相关运算模块；

——相关运算模块，固化在FPGA内，将光子计数模块输出的数据进行自相关运算或互相关运算，得到自相关曲线或互相关曲线，并锁存输出，通过计算机接口模块，与计算机通信，实现数据的输出；

——计算机接口模块，固化在FPGA内，通过串口与USB电路接口与计算机通信，实现相关器参数设置与自相关运算或互相关运算结果数据输出；

——加密模块，固化在FPGA内，完成对配置到FPGA中程序的加密；

——CPLD复位模块，固化在CPLD内，完成在硬件上电后或CPLD复位按键按下后CPLD芯片内各模块的复位与默认初始值的加载；

 SHAPE  /* MERGEFORMAT ——指令监控模块，固化在CPLD内，用于监控通过串口与USB电路接口，由计算机软件发送来的配置方案选择指令；

——动态配置模块，固化在CPLD内，用于将存储着指令选中配置方案的配置芯片引脚和FPGA配置引脚动态互连，并驱动FPGA进行重新配置，完成对FPGA的动态选择配置。

2.根据权利要求１所述的自适应光子相关器，其特征在于所述FPGA芯片电路主要由一片FPGA芯片电路构成；所述FPGA时钟、复位、重配置电路主要由Block1电路构成。

3.根据权利要求1或2所述的自适应光子相关器，其特征在于所述串口与USB电路主要由UART&USB电路构成；所述加密电路主要由DS28E01芯片电路构成。

4.根据权利要求3所述的自适应光子相关器，其特征在于所述CPLD与多片FPGA配置芯片电路主要由一片CPLD芯片电路和多片FPGA配置芯片电路构成；所述CPLD时钟、复位电路主要由Block2电路构成。

5.根据权利要求4所述的自适应光子相关器，其特征在于所述同步复位模块主要包括50M全局时间的输入、外部复位信号输入和同步复位信号的输出模块。

6.根据权利要求5所述的自适应光子相关器，其特征在于所述光子计数模块主要包括iSampleWord参数的输入与50M全局时间的输入模块。

7.根据权利要求6所述的自适应光子相关器，其特征在于所述相关运算模块主要由移位寄存器与乘法累加器构成，可选择性地实现自相关运算和互相关运算；所述计算机接口模块主要由接收单元RxdAll与发送单元TXDControl构成。

8.根据权利要求7所述的自适应光子相关器，其特征在于所述加密模块主要由随机8位数产生模块RNG_8Bits，哈希算法计算和结果校验模块small_micro_32和外部加密电路接口模块One_Wire这3个模块构成。

9.根据权利要求8述的自适应光子相关器，其特征在于所述CPLD复位模块主要包括50M时间的输入、外部复位信号输入和CPLD复位信号的输出模块。

10.根据权利要求9所述的自适应光子相关器，其特征在于所述指令监控模块主要由串口接收单元RxdAll和配置方案预设值构成；所述动态配置模块主要由All电路构成。