[发明专利]基于CPLD和FPGA的自适应光子相关器

说明书

技术领域

本发明涉及获取散射光强信号相关函数的装置，具体是基于复杂可编程逻辑器件(简称CPLD，下同)和现场可编程门阵列(简称FPGA，下同)的自适应光子相关器。

背景技术

目前，光子相关光谱技术中获取散射光强信号自相关函数和互相关函数的装置，主要有Brookhaven Instruments Corporation的TurboCorr，德国ALV公司ALV-6000、ALV-7000系列数字相关器和美国www.correlator.com网站上提供的FLEX02等系列相关器。

上述相关器装置大多是基于专门定制的芯片，或基于DSP芯片，价格昂贵。

发明内容

本发明的目的在于针对现有技术存在的缺陷，提供一种基于复杂可编程逻辑器件(简称CPLD，下同)和现场可编程门阵列(简称FPGA，下同)的自适应光子相关器，用于光子相关光谱技术中光强信号相关函数的硬件实现，其根据获取到的默认配置的相关函数，自适应地调整采样时间、相关运算时间、延迟通道分配方案，最终获得最优化的相关函数。

CPLD是基于EEPROM工艺的，在芯片的内部写入程序后，系统上电后即可可靠的工作，没有配置数据的加载过程，在本发明中CPLD的主要作用就是实现多片FPGA配置芯片的引脚和FPGA配置引脚的动态互连。通过已经存储在CPLD中的程序，使多片FPGA配置芯片和FPGA在CPLD的控制下完成动态选择配置。

FPGA是一种可根据应用场合灵活配置资源的一种通用芯片，且大多嵌入有数字运算模块，适用于相关运算。FPGA基于SRAM工艺，由存放在片内SRAM中的程序来设置其工作状态，配置时，FPGA芯片将配置芯片中的数据读入片内SRAM中，配置完成后，FPGA进入工作状态。FPGA的这特性使其便于动态灵活地进行配置。一片FPGA可以通过多种配置方案方便地实现多种功能。

如图l、2所示，本发明的一种基于CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)和FPGA(Field Programmable Gate Array，现场可编程门阵列)的自适应光子相关器主要包括：

——FPGA芯片电路，实现多个相互独立的数字相关器；

——FPGA时钟、复位、重配置电路，实现FPGA内各电路模块的驱动，同步复位，重新配置的驱动；

——串口与USB电路，实现FPGA、CPLD与计算机通信；

——加密电路，用于加密配置到FPGA芯片上的程序；

CPLD与多片FPGA配置芯片电路，利用CPLD将存储在多片配置芯片上的多种配置方案选择性地动态配置到FPGA芯片上；

——CPLD时钟、复位电路，实现CPLD各电路模块的驱动，复位；

——同步复位模块，固化在FPGA内，完成在硬件上电后或FPGA复位按键按下后FPGA芯片内各模块的同步复位与默认初始值的加载；

——光子计数模块，固化在FPGA内，用于统计一定时间间隔内光子的数目，并锁存输出，送入相关运算模块；

——相关运算模块，固化在FPGA内，将光子计数模块输出的数据进行自相关运算或互相关运算，得到自相关曲线或互相关曲线，并锁存输出，通过计算机接口模块，与计算机通信，实现数据的输出；

——计算机接口模块，固化在FPGA内，通过串口与USB电路接口与计算机通信，实现相关器参数设置与自相关运算或互相关运算结果数据输出；

——加密模块，固化在FPGA内，完成对配置到FPGA中程序的加密；

——CPLD复位模块，固化在CPLD内，完成在硬件上电后或CPLD复位按键按下后CPLD芯片内各模块的复位与默认初始值的加载；

——指令监控模块，固化在CPLD内，用于监控通过串口与USB电路接口，由计算机软件发送来的配置方案选择指令；

——动态配置模块，固化在CPLD内，用于将存储着指令选中配置方案的配置芯片引脚和FPGA配置引脚动态互连，并驱动FPGA进行重新配置，完成对FPGA的动态选择配置。

优选方案如下：所述FPGA芯片电路主要由一片FPGA芯片电路构成；所述FPGA时钟、复位、重配置电路主要由Block1电路构成。

所述串口与USB电路主要由UART&USB电路构成；所述加密电路主要由DS28E01芯片电路构成。