[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开在此涉及半导体器件及其制造方法，更具体地，涉及三维半导体器件及其制造方法。

背景技术

3D半导体存储器件可以包括三维布置的存储单元。然而，与二维(2D)半导体存储器件相比，大量生产的3D半导体存储器件仍应该提供相对于生产，更加经济合算的可靠器件。

发明内容

本发明构思的实施方式提供半导体器件。依照这些实施方式，半导体器件可以包括：第一基板；在第一基板上的导电图案，该导电图案设置为层叠地(in stacks)从第一基板竖直地延伸。有源柱可以在第一基板上从第一基板穿过导电图案竖直地延伸，以在第一基板上提供竖直的串晶体管(string transistor)。第二基板可以在导电图案和有源柱上且与第一基板相对。外围电路晶体管可以在与第一基板相对的第二基板上，其中外围电路晶体管可以邻近并重叠导电图案中的最上面的图案。

在根据本发明构思的一些实施方式中，半导体器件还可以包括数据存储层，其设置在导电图案与有源柱之间。在根据本发明构思的一些实施方式中，第一基板可以包括阱区和源极区。在根据本发明构思的一些实施方式中，有源柱从阱区竖直地延伸。在根据本发明构思的一些实施方式中，有源柱可以包括导电类型与阱区相同的主体部分以及导电类型与阱区不同的漏极区，其中阱区和源极区是不同的导电类型。

在根据本发明构思的一些实施方式中，一种制造半导体器件的方法可以通过制备包括导电图案和有源柱的第一基板来提供，其中导电图案竖直层叠地(in a vertical stack)设置并包括在每个导电图案之间的插置绝缘图案。有源柱可以穿过导电图案竖直地延伸。可以形成第一层间绝缘层以覆盖具有导电图案和有源柱的第一基板。可以在第一层间绝缘层上形成第二基板，其中第二基板包括邻近并重叠最上导电图案的外围电路晶体管。

在根据本发明构思的一些实施方式中，第二基板可以通过以下步骤形成：通过在第二基板与第一层间绝缘层之间插置粘合层，在第一层间绝缘层上接合第二基板。外围电路晶体管可以形成在第二基板上。

在根据本发明构思的一些实施方式中，存储器件可以包括：第一横向取向的基板；存储单元晶体管的串，在第一横向取向的基板上，并且自第一横向取向的基板竖直地延伸。第二横向取向的基板可以在所述存储单元晶体管的串上，并且与第一横向取向的基板相对，外围电路晶体管可以在与第一横向取向的基板相对的所述第二横向取向的基板上。

在根据本发明构思的一些实施方式中，外围电路晶体管重叠所述存储单元晶体管的串的至少之一。在根据本发明构思的一些实施方式中，存储单元晶体管的串可以是第一串存储单元晶体管，其中该器件还包括：第二串存储单元晶体管，从与第一横向取向的基板相对的第二横向取向的基板竖直地延伸并与外围电路晶体管横向间隔开。

在根据本发明构思的一些实施方式中，外围电路晶体管可以是第一外围电路晶体管，其中该器件还包括：第三横向取向的基板，在第一横向取向的基板下面，与第二横向取向的基板相反。第二外围电路晶体管可以在第三横向取向的基板上并且与存储单元晶体管的串的至少之一重叠。

附图说明

图1是示意性电路图，示出根据本发明构思的实施方式的3D半导体器件；

图2A是透视图，示出根据本发明构思的实施方式的3D半导体器件；

图2B是图2A中‘A’的放大图；

图3至图9是工艺透视图，示出根据本发明构思的实施方式的3D半导体器件的制造方法；

图10是透视图，示出根据本发明构思的另一实施方式的3D半导体器件；

图11是透视图，示出根据本发明构思的另一实施方式的3D半导体器件及其制造方法；

图12至图16是示意性截面图，示出根据本发明构思的其它实施方式的3D半导体器件；

图17是示意性方框图，示出包括根据本发明构思的实施方式的3D半导体器件的存储系统；

图18是示意性方框图，示出包括根据本发明构思的实施方式的3D半导体器件的存储卡；以及

图19是示意性方框图，示出包括根据本发明构思的实施方式的3D半导体器件的数据处理系统。

具体实施方式

以下将参照附图更详细地描述本发明构思的示范性实施方式。然而，本发明构思的实施方式可以以不同的形式实施，而不应被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并将本发明构思的范围充分传达给本领域技术人员。