[发明专利]包含铜-铝电路连线的集成电路结构及其制备方法

说明书

技术领域

本发明是关于一种包含铜-铝电路连线的集成电路结构及其制备方法，特别是关于一种包含阻障层的铜-铝电路连线的集成电路结构及其制备方法，其中该阻障层具有一氮化硅铜(CuSiN)层。

背景技术

铝(Al)及其合金已经广泛地应用于制备集成电路结构的电路连线。随着电路元件的尺寸缩小，电路连线的元件数目持续增加，因而需要使用非常细电路连线的先进电路设计。然而，在高密度电路连线的应用上，使用铝及其合金会造成填隙(gap fill)问题(例如通道(via)的底切(undercut)及悬突(overhung)结构)。

为了修补集成电路中的通道底切结构，需改善习用阻障层(例如利用物理气相沉积(PVD)方法形成的TiOx+TiN或Ta/TaN)中的底部及角落的阶梯覆盖性(bottom and corner step coverage)。然而，增加阻障层中的底部及角落的阶梯覆盖性，会造成更严重的问题，亦即会于通道顶部形成悬突结构，最严重的情况下，会造成铝的填隙失败。

现有用以避免铝的填隙问题的方法中，有减少阻障层厚度方式或增加形成阻障层的偏压功率以减轻悬突结构问题。然而，所述现有方法仍然存在着其他侧边效应(side effects)的问题，例如：过薄的阻障层造成铜/铝混合，或增加偏压功率会造成较差的角落覆盖效果。

发明内容

本发明的一实施例提供一种包含铜-铝电路连线的集成电路结构，以减少阻障层厚度及防止填隙(gap fill)问题(例如悬突(overhung)及其他侧边效应(side effects))。

在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构包括：一铜层；一包含氮化硅铜层的阻障层，设置于该铜层上；一铝层，设置于该阻障层的上方相对位置；及一湿润层，设置于该阻障层与该铝层之间。

本发明的另一实施例提供一种包含铜-铝电路连线的集成电路结构的制备方法，以减少阻障层厚度及防止填隙问题(例如悬突及其他侧边效应)。在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构的制备方法包含以下步骤：提供一铜层；形成一包含氮化硅铜层的阻障层于该铜层上；形成一湿润层于该阻障层上；及形成一铝层于该湿润层上。

本发明的另一实施例提供一种包含铜-铝电路连线的集成电路结构的制备方法，以减少阻障层厚度及防止填隙问题(例如悬突及其他侧边效应)。在本发明的一实施例中，该包含铜-铝电路连线的集成电路结构的制备方法包含以下步骤：形成一第二介电层于一第一介电层及位于该第一介电层中的一铜层上，以形成一孔洞，该孔洞显露该铜层；形成一包含氮化硅铜层的阻障层于显露的该铜层上；形成一湿润层于该阻障层上；及形成一铝层于该孔洞中且于该湿润层上。

上文已相当广泛地概述本发明的技术特征，俾使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。

附图说明

通过参照前述说明及下列图式，本发明的技术特征得以获得完全了解。

图1显示本发明一实施例的铜-铝电路连线的示意图；

图2至图5显示本发明一实施例的集成电路结构制备方法；及

图6显示本发明另一实施例的包含铜-铝电路连线的集成电路结构示意图。

具体实施方式

图1显示本发明一实施例的铜-铝电路连线的示意图。图2-5显示本发明一实施例的集成电路结构制备方法。在图1所示的实施例中，该铜-铝电路连线10包括一铜层16、一包含氮化硅铜层501的阻障层50、一湿润层56及一铝层52。该氮化硅铜层501为一导电层，该阻障层50设置于该铜层16上，该铝层52设置于该阻障层50的上方相对位置，该湿润层56设置于该阻障层50与该铝层52之间。

配合参考图1-5，在本发明一实施例中，一集成电路结构100包括该铜-铝电路连线10、一第一介电层14、一第二介电层18及一湿润层56。该铜层16设置于该第一介电层14中，该第二介电层18设置于该第一介电层14及该铜层16上且形成一孔洞20，该孔洞20显露该铜层16，该阻障层50覆盖该孔洞20。包含该氮化硅铜层501的阻障层50设置于该铜层16上且形成一凹部503。该铝层52设置于该凹部501中且于该湿润层56上。