[发明专利]半导体集成电路

权利要求书

1.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有滤波器，

在所述多个模拟宏的梳状电容中，所述滤波器的梳状电容具有比其它梳状电容宽的梳齿部间隔。

2.权利要求1所述的半导体集成电路，其特征在于，

所述滤波器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度。

3.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有流水线型AD转换器，

在所述多个模拟宏的梳状电容中，所述流水线型AD转换器的梳状电容具有比其它梳状电容宽的梳齿部间隔。

4.权利要求3所述的半导体集成电路，其特征在于，

所述流水线型AD转换器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度。

5.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有电荷再分配型AD转换器，

在所述多个模拟宏的梳状电容中，所述电荷再分配型AD转换器的梳状电容具有比其它梳状电容宽的梳齿部间隔。

6.权利要求5所述的半导体集成电路，其特征在于，

所述电荷再分配型AD转换器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度。

7.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有滤波器和PLL，

在所述多个模拟宏的梳状电容中，所述滤波器的梳状电容具有最宽的梳齿部间隔，所述PLL的梳状电容具有第二宽的梳齿部间隔。

8.权利要求7所述的半导体集成电路，其特征在于，

所述滤波器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度，所述PLL的梳状电容具有第二宽的梳齿部间隔及梳齿部宽度。

9.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有流水线型AD转换器和PLL，

在所述多个模拟宏的梳状电容中，所述流水线型AD转换器的梳状电容具有最宽的梳齿部间隔，所述PLL的梳状电容具有第二宽的梳齿部间隔。

10.权利要求9所述的半导体集成电路，其特征在于，

所述流水线型AD转换器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度，所述PLL的梳状电容具有第二宽的梳齿部间隔及梳齿部宽度。

11.一种搭载多个具有梳状电容的模拟宏的半导体集成电路，其中，所述梳状电容具有梳状的第1电极和第2电极，所述梳状电容是所述第1电极与所述第2电极以所述第1电极的梳齿部和所述第2电极的梳齿部交替地平行排列的方式相咬合而形成的，该半导体集成电路的特征在于，

作为所述模拟宏至少搭载有电荷再分配型AD转换器和PLL，

在所述多个模拟宏的梳状电容中，所述电荷再分配型AD转换器的梳状电容具有最宽的梳齿部间隔，所述PLL的梳状电容具有第二宽的梳齿部间隔。

12.权利要求11所述的半导体集成电路，其特征在于，

在所述电荷再分配型AD转换器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度，所述PLL的梳状电容具有第二宽的梳齿部间隔及梳齿部宽度。