[发明专利]半导体集成电路

说明书

本发明是2009年10月15日提出的申请号为200880012105.1、发明名称为“半导体集成电路”的分案申请。

技术领域

本发明涉及半导体集成电路，特别地涉及搭载具有梳状电容的模拟电路的半导体集成电路。

背景技术

以下，就搭载具有传统梳状电容的模拟电路的半导体集成电路进行说明(例如，专利文献1)。

图2是一例专利文献1所示的传统梳状电容的说明图。

图2中，梳状电容20具有梳状电极21及电极22，电极21和电极22相咬合而形成，结果使得电极21的梳齿部23和电极22的梳齿部24交替地平行排列。梳状电容20利用在相邻且并行的电极的梳齿部的侧面产生的电容。每一组梳状电容梳齿部的理想容量以式(1)表示，其中：ε0为真空介电常数，εox为氧化膜的相对介电常数，h0为梳齿部厚度，L0为电极21的梳齿部23与电极22的梳齿部24咬合部分的长度，S0为梳齿部间隔。

C0＝ε0·εox(h·L0/S0)           (1)

于是，全部侧面之间电容的总值就成为电容元件的电容值C。图2中有5个侧面，梳状电容20的电容值以式(2)表示。

C＝5×C0                             (2)

近年的微细工艺中，布线的最小尺寸已从数百纳米降至一百纳米以下，用普通布线工艺就可实现要求特殊工艺的MIM(metal-insulator-metal)电容排列这种高电容密度的梳状电容。

因此，采用图2的梳状电容，能够用普通布线工艺实现搭载高集成模拟电路的半导体集成电路。

专利文献1：美国专利第5208725号(第1-3页，第2-4图)

但是，模拟电路不仅要求具有电容密度，还要求具有电容精度。

MIM电容中，通过增大电容形成面的尺寸来降低对加工精度的影响，确保了所需的电容精度。另一方面，图2所示的传统的梳状电容中，电容形成面的尺寸由梳齿部的高度h0×梳齿部的长度L0确定，但是，由于设计时不能改变梳齿部的高度h0，难以用梳状电容确保所需的电容精度。因而，难以在半导体集成电路中搭载具有确保高电容精度的梳状电容的模拟电路。

发明内容

因此，本发明的目的在于，提供搭载具有确保高电容精度的梳状电容的高精度模拟电路的半导体集成电路。

为了解决上述课题，本发明的半导体集成电路的特征在于，搭载多个具有梳状电容的模拟宏，上述梳状电容具有梳状的第1电极和第2电极，上述第1电极和上述第2电极以使得上述第1电极的梳齿部和上述第2电极的梳齿部交替地平行排列的方式相咬合而形成，上述梳状电容的梳齿部间隔设定为按照表示该梳状电容的实际电容值与理想电容值之间的误差的绝对精度而不同，上述梳状电容被要求的绝对精度因具有该梳状电容的上述模拟宏的种类而不同。

另外，本发明的半导体集成电路的特征在于，搭载多个具有梳状电容的模拟宏，上述梳状电容具有梳状的第1电极和第2电极，上述第1电极与上述第2电极相咬合而形成，结果使得上述第1电极的梳齿部和上述第2电极的梳齿部交替地平行排列，上述梳状电容的梳齿部间隔及梳齿部宽度设定为按照表示该梳状电容的实际电容值与理想电容值之间的误差的绝对精度而不同，上述梳状电容被要求的绝对精度因具有该梳状电容的上述模拟宏的种类而不同。

另外，本发明的半导体集成电路的特征在于，作为上述模拟宏至少搭载有滤波器，上述多个模拟宏的梳状电容中，上述滤波器的梳状电容被要求最高的绝对精度，按照该绝对精度，上述多个模拟宏的梳状电容中，上述滤波器的梳状电容具有最宽的梳齿部间隔。

另外，本发明的半导体集成电路的特征在于，作为上述模拟宏至少搭载有滤波器，上述多个模拟宏的梳状电容中，上述滤波器的梳状电容被要求最高的绝对精度，按照该绝对精度，上述多个模拟宏的梳状电容中，上述滤波器的梳状电容具有最宽的梳齿部间隔及梳齿部宽度。

另外，本发明的半导体集成电路的特征在于，作为上述模拟宏至少搭载有流水线型AD转换器，上述多个模拟宏的梳状电容中，上述流水线型AD转换器的梳状电容被要求最高的绝对精度，按照该绝对精度，上述多个模拟宏的梳状电容中，上述流水线型AD转换器的梳状电容具有最宽的梳齿部间隔。