[发明专利]一种对高扇出的可编程门列阵进行布局布线的方法

权利要求书

1.一种对高扇出的可编程门列阵进行布局布线的方法，其特征在于，该方法包括：

读取可编程门列阵FPGA芯片结构信息和打包之后生成的网表信息；

根据读取的可编程门列阵FPGA芯片结构信息和网表信息对FPGA进行布局；

根据对FPGA的布局结果对FPGA进行布线；以及

生成布局布线结果，完成对FPGA的布局布线。

2.根据权利要求1所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述根据读取的可编程门列阵FPGA芯片结构信息和网表信息对FPGA进行布局的过程中，如果某移动的逻辑模块的漏端对应某高扇出的源端，则该布局包括：

判断在移动前此漏端对应的逻辑模块与源端对应的逻辑模块是否处于对齐方向；如果移动前此二者处于对齐方向，则降低此逻辑模块移动的几率；

判断在移动后此漏端对应的逻辑模块与源端对应的逻辑模块是否处于对齐方向；如果移动后此二者处于对齐方向，则提高此逻辑模块加移动的几率。

3.根据权利要求1所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述根据对FPGA的布局结果对FPGA进行布线的过程中，针对高扇出的源端所对应的漏端，该布线包括：

判断此漏端是否处于和源端对齐位置；

判断此漏端是否处于关键路径；

判断在源端的对齐方向上是否有其他对应漏端；以及

如果有多于一个的漏端处于对齐方向，则增加用长线连接源端与漏端的机会。

4.根据权利要求1所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述读取FPGA芯片结构信息和打包之后生成的网表信息的步骤中，所述FPGA芯片结构信息包括芯片中各种类型的逻辑单元块的位置、逻辑单元块的引脚名称、引脚位置、逻辑单元块输入引脚到输出引脚的延时、布线通道的宽度、互连线段的分布和延时及布线开关的位置、类型、延时；所述打包之后生成的网表信息包括打包之后生成的逻辑单元块的名称和类型、使用到的逻辑单元块的引脚、以及所有线网的源端和漏端。

5.根据权利要求1所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述根据读取的可编程门列阵FPGA芯片结构信息和网表信息对FPGA进行布局，采用模拟退火算法进行，该模拟退火算法是模仿逐渐冷却熔化金属以制造金属材料的退火过程，具有一成本函数Cost(S)，该成本函数Cost(S)如下：

Cost(S)＝(1-timing_tradeoff-Afac)*bb_cost+timing_tradeoff*timing_cost+Afac*alignment；

其中，timing_tradeoff为时序因子，用来调节延时对于布局的影响；bb_cost是线网边界框的值；timing_cost是时序值，Afac为加入的对齐因子，alignment为对齐值，且alignment初始值为0。

6.根据权利要求5所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述对齐因子Afac是一个动态因子，其值与电路的高扇出数目的平方成反比关系，与电路的线网数目成正比关系。

7.根据权利要求1所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述根据对FPGA的布局结果对FPGA进行布线的步骤中，所述布线采用路径搜索算法，该路径搜索算法是迷宫式布线器的派生方法，在布线初期假定每条线网都是关键的，不记布线资源的重用问题，反复的拆线重布电路中的各条线网，直到所有的拥挤度问题都得到解决。

8.根据权利要求7所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述路径搜索算法采用波前扩展方法。

9.根据权利要求7所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述根据对FPGA的布局结果对FPGA进行布线的步骤中，所述对FPGA进行布局结束后，该方法还创建二维数组AlignmentInfo，该二维数组AlignmentInfo的第一维是线网值，该二维数组AlignmentInfo的第二维是当前线网源端或者漏端的值，二维数组AlignmentInfo存储的信息是当前漏端是否与源端对齐，水平或者是垂直方向对齐，距离源端的距离是多少。

10.根据权利要求9所述的对高扇出的可编程门列阵进行布局布线的方法，其特征在于，所述对FPGA进行布线的过程中，如果某线网N的源端是高扇出，则在源端与漏端布线时，先判断此源端到漏端是否处于关键路径，如果是，则按常规布线；如果否，则读取二维数组AlignmentInfo；判断此漏端是否与源端对齐，如果是，则再读取此漏端对齐方向上是否有其他的漏端存在；如果有其他漏端存在，则分别估算连接该漏端的各种连接方式的成本，并对该各种连接方式的成本进行比较，选用成本较低的连接方式。