[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。本发明尤其涉及具有外延的源漏延伸区的半导体器件及其制造方法。

背景技术

当前，数以百万的半导体器件被集成在一起以形成超大规模集成电路。

图1示出常规的半导体器件(晶体管)的截面图。晶体管一般包括半导体衬底(出于简明起见，此处未示出)上的栅极电介质层140和栅极电介质层140上的栅极层150。在栅极电介质层140和栅极层150的侧壁上形成有侧壁间隔件160和165。晶体管一般还包括基本上与侧壁间隔件165的外边缘相对准的一对源漏区110。此外，一对源漏延伸区120形成在半导体衬底的表面区域中，并延伸到栅极电介质层140和栅极层150之下。沟道区130形成在一对源漏延伸区120之间、栅极电介质层140之下的半导体衬底中。

随着晶体管的特征尺寸不断地缩小，希望源漏延伸区120的结深浅(或厚度小)以减小结电容(C_junc)，并且还希望源漏延伸区120的激活掺杂剂浓度高以减小积累电阻(R_acc)，从而增大晶体管的驱动电流。

为了上述目的，通常对于通过离子注入所形成的源漏延伸区进行退火，尤其是激光熔化/亚熔退火。

但是，本发明的发明人对此进行了深入研究，发现通过离子注入和激光熔化/亚熔退火所形成的源漏延伸区的结深以及激活掺杂剂浓度有待进一步的改善。顺便提及的是，虽然通常使用SIMS(二次离子质谱术)来测量激光熔化/亚熔退火之后的掺杂剂分布，但是SIMS并不能辨别掺杂剂是否被激活。

因此，本发明的发明人意识到，需要一种源漏延伸区的结深浅(或厚度小)且激活掺杂剂浓度高的半导体器件及其制造方法。

发明内容

鉴于以上问题提出本发明。

本发明的一个目的是提供一种源漏延伸区的结深浅(或厚度小)且激活掺杂剂浓度高的半导体器件及其制造方法。

根据本发明的第一方面，提供了一种半导体器件，其特征在于，所述半导体器件包括：位于衬底上的栅极结构；位于所述栅极结构两侧的含锗半导体层；在所述含锗半导体层之间外延生长的被掺杂的外延半导体层；所述含锗半导体层与所述外延半导体层的底面位于同一水平面上；其中，所述外延半导体层用作沟道区，并且含锗半导体层用作源漏延伸区。

优选地，所述含锗半导体层为P型掺杂的锗外延层，其掺杂浓度为1E15-1E17cm^-3。

优选地，所述被掺杂的外延半导体层为被N型掺杂的锗外延层，其掺杂浓度为1E13-1E15cm^-3。

优选地，所述外延半导体层与所述含锗半导体层的厚度均为5～50nm。

优选地，所述半导体器件为PMOS晶体管。

优选地，所述半导体器件还包括位于所述被掺杂的外延半导体层上的高K栅极电介质层和金属栅极层。

优选地，所述高K栅极电介质层在所述金属栅极层的底面和周围形成为U形。

优选地，所述外延半导体层与所述含锗半导体层的厚度均为约20nm。

根据本发明的另一方面，提供了一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：在半导体衬底上形成含锗半导体层，在含锗半导体层上形成被图案化的叠层结构，所述叠层结构从下至上依次包括位于所述含锗半导体层上的栅极电介质层和栅极层；在所述叠层结构的两侧形成侧壁间隔件和层间电介质层；去除所述栅极电介质层和栅极层以暴露出下面的含锗半导体层；去除所暴露的含锗半导体层以暴露出所述半导体衬底；在所暴露的半导体衬底上外延生长被掺杂的外延半导体层。

优选地，所述含锗半导体层为P型掺杂的锗外延层，其掺杂浓度为1E15-1E17cm^-3。

优选地，所述外延半导体层为N型掺杂的锗外延层，其掺杂浓度为1E13-1E15cm^-3。

优选地，所述外延半导体层被外延生长为与所述含锗半导体层的厚度相同，所述厚度为5～50nm。

优选地，在形成所述外延半导体层之后，进一步包括在所述外延半导体层上形成高K栅极电介质层和金属栅极层。

优选地，所述外延半导体层与所述含锗半导体层的厚度均被形成为约20nm。

优选地，所述去除所暴露的含锗半导体层部分暴露出衬底的至少一部分的步骤包括：利用反应性离子蚀刻方法来进行所述去除所述暴露的含锗半导体层的步骤部分。

优选地，所述高K栅极电介质层在所述金属栅极层的底面和周围形成为U形。