[发明专利]半导体器件形成方法

权利要求书

1.一种半导体器件形成方法，其特征在于，包括：

提供半导体基底，所述半导体基底包括第一区域、第二区域、位于第一区域和第二区域之间的第三区域，以及分别位于所述三个区域表面的导电结构；

在半导体基底上形成应力层，所述应力层包括覆盖第一区域和部分第三区域的第一应力衬垫层，以及覆盖第二区域和部分第三区域的第二应力衬垫层，所述第一应力衬垫层和第二应力衬垫层在第三区域的导电结构表面重叠，形成凸起；

形成覆盖所述应力层的介质层；

刻蚀所述介质层，形成分别位于第一区域和第二区域的第二凹槽，以及暴露所述凸起的第一凹槽；

在所述第二凹槽内形成填充层；

以所述填充层为掩膜，去除所述第一凹槽内的凸起；

去除所述第二凹槽中的填充层，刻蚀所述第一凹槽、第二凹槽内的应力层，直至形成分别暴露第一区域、第二区域、第三区域半导体基底的通孔。

2.依据权利要求1所述的半导体器件形成方法，其特征在于，位于所述第一区域表面的导电结构为PMOS晶体管栅极，所述第一应力衬垫层是压应力层；位于所述第二区域表面的导电结构是NMOS晶体管栅极，所述第二应力衬垫层是张应力层；位于所述第三区域表面的导电结构是信号传输结构。

3.依据权利要求1所述的半导体器件形成方法，其特征在于，所述半导体基底还包括位于导电结构的顶部的金属硅化物层。

4.依据权利要求1所述的半导体器件形成方法，其特征在于，形成所述应力层的步骤包括：

形成覆盖半导体基底的第一应力衬垫层；

去除位于第二区域和部分第三区域的第一应力衬垫层，在第一区域和与之相邻的部分第三区域保留第一应力衬垫层；

形成覆盖所保留的第一应力衬垫层以及暴露的第二区域和第三区域的第二应力衬垫层；

去除部分第二应力衬垫层，保留位于第二区域和与之相邻的部分第三区域的第二应力衬垫层。

5.依据权利要求1所述的半导体器件形成方法，其特征在于，形成所述第一凹槽和第二凹槽的步骤包括：

在所述介质层表面形成掩膜层，所述掩膜层具有多个开口，所述开口定义第一凹槽和第二凹槽的位置和宽度；

沿所述开口刻蚀所述介质层，直至暴露第一区域的第一应力衬垫层、第二区域的第二应力衬垫层和第三区域的凸起，形成第一凹槽和第二凹槽。

6.依据权利要求2所述的半导体器件形成方法，其特征在于，所述第二应力衬垫层的材料是氮化硅。

7.依据权利要求2所述的半导体器件形成方法，其特征在于，所述第一应力衬垫层的双层堆叠结构，包括依次形成的氮化硅层和二氧化硅层。

8.依据权利要求1所述的半导体器件形成方法，其特征在于，所述填充层的材料是光刻胶或者无定形碳。

9.依据权利要求7所述的半导体器件形成方法，其特征在于，采用刻蚀工艺去除第一凹槽所暴露的凸起，所述刻蚀工艺对二氧化硅和氮化硅的刻蚀选择比为1∶10-1∶25。

10.依据权利要求1所述的半导体器件形成方法，其特征在于，所述第一应力衬垫层与第二应力衬垫层的厚度相同。

11.一种半导体器件形成方法，其特征在于，包括：提供半导体基底，所述半导体基底包括第一区域、第二区域、位于第一区域和第二区域之间的第三区域，以及分别位于所述三个区域表面的导电结构；

在半导体基底上形成应力层，所述应力层包括覆盖第一区域和部分第三区域的第一应力衬垫层，以及覆盖第二区域和部分第三区域的第二应力衬垫层，所述第一应力衬垫层和第二应力衬垫层在第三区域的导电结构表面重叠，形成凸起；

形成覆盖所述应力层的介质层；

刻蚀所述介质层和应力层，形成分别位于第一区域和第二区域的第二凹槽，以及位于第三区域的第一凹槽，所述第二凹槽分别暴露位于第一区域和第二区域的半导体基底，所述第一凹槽暴露应力层；

在所述第二凹槽内形成填充层；

以所述填充层为掩膜，去除所述第一凹槽内的应力层，形成暴露位于第三区域的半导体基底的通孔；

去除所述第二凹槽内的填充层，形成分别暴露位于第一区域、第二区域的半导体基底的通孔。