[发明专利]一种POP封装的SOC芯片DRAM输入/输出测试方法和装置有效
| 申请号： | 201110205287.8 | 申请日： | 2011-07-21 |
| 公开（公告）号： | CN102890970A | 公开（公告）日： | 2013-01-23 |
| 发明（设计）人： | 丁杰;鲍东山 | 申请（专利权）人： | 广东新岸线计算机系统芯片有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100084 北京市海淀区中关村*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 pop 封装 soc 芯片 dram 输入 输出 测试 方法 装置 | ||
1.一种POP封装的SOC芯片DRAM输入/输出测试装置，其特征在于，包括：
SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM IO合格/故障。
2.如权利要求1所述的装置，其特征在于，所述的校验码是奇偶校验码或预存值校验码。
3.如权利要求1所述的装置，其特征在于，所述的DRAM IO包括：
选项卡通输入端OE 与控制电路连接，所述OE端保持高电平；
输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；
输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。
4.一种POP封装的SOC芯片DRAM输入/输出测试方法，其特征在于，包括：
内建自测模块IOBIST发送校验码到DRAM IO；
所述IOBIST接收并核对返回后的校验码；
通用输入/输出模块GPIO判断校验码是/否相同，确定DRAM IO合格/故障。
5.如权利要求4所述的方法，其特征在于，所述的校验码是奇偶校验码或预存值校验码。
6.如权利要求4所述的方法，其特征在于，所述的DRAM IO中：
选项卡通输入端OE保持高电平；
输入端DO接收所述校验码；
输出端DI返回所述校验码。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东新岸线计算机系统芯片有限公司，未经广东新岸线计算机系统芯片有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110205287.8/1.html，转载请声明来源钻瓜专利网。
