[发明专利]一种POP封装的SOC芯片DRAM输入/输出测试方法和装置

说明书

 

技术领域

本发明属于集成电路技术领域，尤其涉及一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。

 

背景技术

目前POP(Package on package)封装技术在手机等消费电子设备封装DRAM(Dynamic Rand Access Memory)芯片时被广泛使用，即是DRAM芯片封装在SOC(System on Chip)芯片之上，如图1所示。在现有技术中，对芯片进行测试时，都是对已封装完成的SOC进行功能性测试，而对于POP封装完成的芯片，需要对SOC进行IO(Input/output)测试时，却十分麻烦。一方面，DRAM IO 引脚在SOC的下面是一种选择，但引脚在下面，会使得SOC IO增加，使得封装面积增大，由于成本考虑，封装面积不要太大，因此DRAM IO 不能出在下面。另一方面，DRAM IO引脚在SOC芯片上面，但如果引脚在SOC上面，封装测试DRAM IO 时，很难对SOC芯片进行直接的IO测试。

 

发明内容

有鉴于此，本发明所要解决的技术问题是在POP封装中，将DRAM IO出在芯片上面的情况下，完成就SOC芯片的IC测试，为此，本发明提供一种POP封装的SOC芯片DRAM输入/输出测试方法和装置。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明的一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试装置，包括：

SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM IO；

所述IOBIST接收并核对返回后的校验码；

通用输入/输出模块GPIO与IOBIST连接，所述GPIO用于判断校验码是/否相同，确定DRAM IO合格/故障。

在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。

在一些可选的实施例中，所述的DRAM IO包括：

选项卡通输入端OE 与控制电路连接，所述OE端保持高电平；

输入端DO与所述IOBIST连接，所述DO端用于接收所述校验码；

输出端DI与所述IOBIST连接，所述DI端用于返回所述校验码。

本发明的另一方面是提供一种POP封装的SOC芯片DRAM输入/输出测试方法，其特征在于，包括：

内建自测模块IOBIST发送校验码到DRAM IO；

所述IOBIST接收并核对返回后的校验码；

通用输入/输出模块GPIO判断校验码是/否相同，确定DRAM IO合格/故障。

在一些可选的实施例中，所述的校验码是奇偶校验码或预存值校验码。

在一些可选的实施例中，所述的DRAM IO中：

选项卡通输入端OE保持高电平；

输入端DO接收所述校验码；

输出端DI返回所述校验码。

 

说明书附图

图1是POP封装示意图；

图2是本发明的测试装置示意图；

图3是DRAM IO的三台缓冲器示意图；

图4是DRAM IO的三台缓冲器示意图；

图5是本发明的测试方法流程图。

 

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

在一些可选的实施例中，POP封装的SOC芯片DRAM输入/输出测试装置，包括：

SOC芯片上与DRAM IO连接的内建自测模块IOBIST，所述IOBIST用于发送校验码到DRAM IO；