[发明专利]半导体封装结构以及半导体封装工艺

权利要求书

1.一种半导体封装结构，包括：

基板，具有承载面，且该承载面上设有至少一第一接垫；

芯片，具有第一表面以及相对于该第一表面的第二表面，该芯片通过该第二表面贴附于该基板的该承载面，且该第一表面上设有至少一第二接垫；

至少一金属叠层，设置于该第一接垫上，每一金属叠层包括镍层、钯层以及金层，其中该钯层位于该镍层与该金层之间，而该镍层位于该钯层与该第一接垫之间，且该镍层的厚度大于等于1.5微米，小于等于3微米；以及

至少一铜导线，分别连接于该第二接垫与相应的该金属叠层之间，以电性连接该芯片与该基板的该第一接垫。

2.如权利要求1所述的半导体封装结构，其中每一铜导线的一端与相应的该第二接垫之间形成第一接点，而每一铜导线的另一端与相应的该金属叠层之间形成第二接点，第一接点为球形接点，第二接点为缝形接点，其第一接点形成于第二接点之前。

3.如权利要求1所述的半导体封装结构，其中每一铜导线的一端与相应的该金属叠层之间形成第一接点，而每一铜导线的另一端与相应的该第二接垫之间形成第二接点，第一接点为球形接点，第二接点为缝形接点，其第一接点形成于第二接点之前。

4.如权利要求1所述的半导体封装结构，其中各该铜导线表面形成一层抗氧化层为钯，即为铜镀钯导线。

5.如权利要求1所述的半导体封装结构，其中各该铜导线表面形成一层抗氧化层，该抗氧化层为两种或两种以上金属元素组成，该金属元素为金、钯、铂、铑、银或镍。

6.如权利要求1所述的半导体封装结构，其中该钯层的厚度小于或等于0.3微米。

7.如权利要求1所述的半导体封装结构，其中该金层的厚度小于或等于0.15微米。

8.如权利要求1所述的半导体封装结构，其中该金属叠层的硬度小于或等于180HV。

9.如权利要求1所述的半导体封装结构，其中该芯片的该第一表面还包括第三接垫和第四接垫，该半导体封装结构还包括至少一金导线，分别连接该第三接垫和该第四接垫，以电性连接该第三接垫和该第四接垫。

10.一种半导体封装结构，包括：

基板，具有承载面以及相对应于该第一承载面的底面，且该承载面上设有至少一第一接垫，该底面上设有至少一第五接垫；

芯片，具有第一表面以及相对于该第一表面的第二表面，该芯片通过该第二表面贴附于该基板的该第一承载面，且该第一表面上设有至少一第二接垫；

至少一第一金属叠层设置于该第一接垫上，以及至少一第二金属叠层设置于该第五接垫上，该第一金属叠层和该第二金属叠层分别包括镍层、钯层以及金层，其中该钯层位于该镍层与该金层之间，而该镍层位于该钯层与该第一接垫之间，且该镍层的厚度大于等于1.5微米，小于等于3微米；

至少一铜导线，分别连接于该第二接垫与相应的该第一接垫上的该金属叠层之间，以电性连接该芯片与该基板的该第一接垫；以及

至少一焊球，分别配置于该第二金属叠层上。

11.如权利要求10所述的半导体封装结构，其中各该铜导线表面形成一层抗氧化层为钯，即为铜镀钯导线。

12.如权利要求10所述的半导体封装结构，其中各该铜导线表面形成一层抗氧化层，该抗氧化层为两种或两种以上金属元素组成，该金属元素为金、钯、铂、铑、银或镍金属元素。

13.如权利要求10所述的半导体封装结构，其中该钯层的厚度小于或等于0.3微米。

14.如权利要求10所述的半导体封装结构，其中该金层的厚度小于或等于0.15微米。

15.如权利要求10所述的半导体封装结构，其中该第一金属叠层或第一金属叠层的硬度小于或等于180HV。