[发明专利]层叠陶瓷电子部件及其制造方法

说明书

技术领域

本发明涉及层叠陶瓷电子部件及其制造方法，尤其涉及例如成为外部端子电极的导体膜通过以与多个内部导体电连接的方式直接镀敷而形成的层叠陶瓷电子部件及其制造方法。

背景技术

如图7所示，层叠陶瓷电容器中有代表性的层叠陶瓷电子部件101一般具有层叠构造的部件主体105，该部件主体105例如包括：由电介质陶瓷构成的层叠的多个陶瓷层102；沿陶瓷层102之间的界面形成的多个内部电极103以及104。在部件主体105的一端面106以及另一端面107分别露出多个内部电极103以及多个内部电极104的各端部，以将上述内部电极103的各露出端以及内部电极104的各露出端分别相互电连接的方式形成外部端子电极108以及109。

在外部端子电极108以及109的形成中，一般地，将包括金属成分和玻璃成分的金属膏涂敷于部件主体105的端面106以及107上，接着进行烧结，由此首先形成膏电极层110。接下来，在膏电极层110上形成例如以镍为主成分的第一镀敷层111，并进而在其上形成例如以锡或金为主成分的第二镀敷层112。即，外部端子电极108以及109分别由膏电极层110、第一镀敷层111以及第二镀敷层112这3层构造构成。

对于外部端子电极108以及109而言，要求在使用焊锡将层叠陶瓷电子部件101安装于基板之际，与焊锡的可焊性(ぬれ性，solderability)良好。同时，对于外部端子电极108而言，要求其发挥将处于彼此电绝缘状态的多个内部电极103相互电连接的功能，且对于外部端子电极109而言，要求其发挥将处于彼此电绝缘状态的多个内部电极104相互电连接的功能。上述第二镀敷层112发挥确保焊锡可焊性的功能，膏电极层110发挥内部电极103以及104相互电连接的功能。第一镀敷层111发挥焊接时防止焊接溶蚀(solder erosion)的功能。

但是，膏电极层110的厚度有几十μm～几百μm之大。因此，为了将该层叠陶瓷电子部件101的尺寸控制为一定的规格值，需要确保该膏电极层110的体积，相应地，虽然不希望，但还需要减少用于确保静电电容的有效体积。

另一方面，由于镀敷层111以及112的厚度为几μm左右，因此，若假设能够仅由第一镀敷层111以及第二镀敷层112这样的镀膜来构成外部端子电极108以及109，则能够较多地确保用于确保静电电容的有效体积，从而能够提高有效体积率。但是，当要在部件主体105的端面106以及107上直接实施镀敷时，将会遇到下述问题。

首先，在进行说明时，如图8所示，将层叠陶瓷电子部件的部件主体122形成为具有由长度方向尺寸L以及宽度方向尺寸W规定的LW面123、由长度方向尺寸L以及厚度方向尺寸T规定的LT面124以及由宽度方向尺寸W以及厚度方向尺寸T规定的WT面125的立方体形状，陶瓷层126沿上述LW面123方向延伸且在厚度方向上层叠多个陶瓷层126。需要说明的是，图7所示的部件主体105的端面106以及107相当于WT面125。

当作为层叠陶瓷电子部件而取层叠陶瓷电容器为示例时，在层叠陶瓷电容器中，如图8中用虚线所示的区划，在分布有多个内部电极127的部分的外侧以及形成静电电容的有效部分128的外侧，作为保护部分而具有沿LW面123延伸的外层部129和沿LT面124延伸的宽度方向间隙部130。

当在WT面125上形成镀膜时，只有与有效部分128对应的区域能够在适当控制镀敷析出的同时实现利用镀膜的充分的覆盖状态。从而，水分等从镀膜的端缘沿镀膜和部件主体122的界面浸入的可能性高，且镀膜的紧固力也有变弱的趋势。而当设定为能够提高镀膜的生长程度的条件时，则难以控制镀敷生长的程度，导致在成膜区域产生大的不均匀。

需要说明的是，如果预先在对应形成镀膜的区域实施催化剂处理等前处理，则能够在某程度上解决上述课题。但是，仅相对于特定部位的催化剂处理等前处理非常繁杂，并不优选。

为此，例如日本特开2004-146401号公报(专利文献1)或日本特开2004-40084号公报(专利文献2)中记载的技术备受瞩目。

在专利文献1中记载了下述方法：在部件主体的端面的至少沿内部电极的层叠方向的棱部，以与内部电极的引出部接触的方式涂敷导电性膏或导电性树脂，对导电性膏进行烧结或使导电性树脂热硬化而形成导电膜，进而对部件主体的端面实施电解镀敷，以与上述棱部的导电膜连接的方式形成电解镀膜。由此，能够将镀膜可靠地形成为到达棱部的导电膜并覆盖该导电膜。