[发明专利]一种格雷码编解码并行电路

说明书

技术领域

本发明涉及一种编解码电路，特别是涉及一种格雷码编解码并行电路。

背景技术

在数字系统中只能识别0和1，各种数据要转换为二进制代码才能进行处理。格雷码(Gray码)又叫循环二进制码或反射二进制码，它是一种无权码，采用绝对编码方式。典型格雷码是一种具有反射特性和循环特性的单步自补码，它的循环、单步特性消除了随机取数时出现重大误差的可能，它的反射、自补特性使得求反非常方便。格雷码属于可靠性编码，是一种错误最小化的编码方式。

自然二进制码可以直接由数/模转换器转换成模拟信号。但在某些情况下，例如从十进制的3转换成4时二进制码的每一位都要变，使数字电路产生很大的尖峰电流脉冲。格雷码则没有这一缺点，它是一种数字排序系统，其中的所有相邻整数在它们的数字表示中只有一个数字不同。因此它在任意两个相邻的数之间转换时，只有一个数位发生变化，大大地减少了由一个状态到下一个状态时逻辑的混淆。另外由于最大数与最小数之间也仅一个数不同，故通常又叫格雷反射码或循环码。基于该特性，格雷码目前大量应用于数模转换以及异步FIFO等电路中。

传统的格雷码解码采用查表的方式来实现的，随着格雷码位宽的增加，其所带来的资源开销越来越大，严重影响到芯片设计的面积及功耗。

发明内容

本发明要解决的技术问题是提供一种格雷码编解码并行电路，在控制信号的控制下能实现格雷码编码或解码操作，有效地降低芯片的面积和功耗。

为解决上述技术问题本发明的格雷码编解码并行电路，包括：

N个二选一选择器和N+1个异或运算单元，一个二选一选择器和一个异或运算单元组成一个数据选择及运算的基本单元；

二选一选择器受控制信号控制为异或运算单元选择输入数据，第M个二选一选择器接收外部数据和第M+1个异或运算单元的输出数据，二选一选择器由控制信号控制选择数据并输出给其对应的异或运算单元，M≤N；

第N+1一个异或运算单元接收外部数据，进行异或运算并输出异或运算结果；

其它异或运算单元接收外部数据和其各自对应的二选一选择器的输出数据，进行异或运算并输出异或运算结果。

所述电路输入数据和输出数据的位宽为S比特，数据位宽S与二选一选择器个数N的关系为：S＝N+2。

在传统的电路中，发送数据通路需要一个格雷码编码电路，接收数据通路需要一个格雷码解码电路；本发明的格雷码编解码并行电路在控制信号的控制下，既能进行格雷码编码运算，又能进行格雷码解码运算，应用于半双工电路时，能替代发送数据通路的格雷码编码电路和接收数据通路的格雷码解码电路，能节省芯片资源，降低芯片的面积和功耗。

附图说明

图1是本发明的一实施例结构示意图

附图标记说明

XOR0是第一个异或运算单元        XOR1是第二个异或运算单元

XOR2是第三个异或运算单元        XOR3是第四个异或运算单元

XOR4是第五个异或运算单元        XOR5是第六个异或运算单元

XOR6是第七个异或运算单元        MUX0是第一个二选一选择器

MUX1是第二个二选一选择器        MUX2是第三个二选一选择器

MUX3是第四个二选一选择器        MUX4是第五个二选一选择器

MUX5是第六个二选一选择器。

具体实施方式