[发明专利]利用斩波技术消除失调影响的带隙基准电路

权利要求书

1.一种利用斩波技术消除失调影响的带隙基准电路，其特征是：包括全差分调制器（106），所述全差分调制器（106）的第一输入端（116）与第四电阻（R4）及第三三极管（Q3）的发射极相连，全差分调制器（106）的第二输入端（117）与第五电阻（R5）相连，且全差分调制器（106）的第二输入端通过第六电阻（R6）与第四三极管（Q4）的发射极相连；全差分调制器（106）的输出端运算放大器（107）的输入端相连，运算放大器（107）的输出端与解调器（108）的输入端相连，解调器（108）的输出端与滤波器（109）的输入端相连；第四电阻（R4）对应于与第一输入端（116）相连的另一端与滤波器（109）的输出端相连，第五电阻（R5）对应于第二输入端（117）相连的另一端与滤波器（109）的输出端相连；第三三极管（Q3）与第四三极管（Q4）的基极端及集电极端均接同一参考电位。

2.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述全差分调制器（106）包括第一开关管（110）及第四开关管（113）；第一开关管（110）通过第二开关管（111）及第三开关管（112）与第四开关管（113）相应的端部相连；第一开关管（110）与第四开关管（113）的控制端与时钟信号相连，第二开关管（111）及第三开关管（112）的控制端与对应的反相时钟信号相连。

3.根据权利要求2所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述第一开关管（110）、第二开关管（111）、第三开关管（112）及第四开关管（113）均为NMOS管或CMOS管。

4.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述第三三极管（Q3）及第四三极管（Q4）均为PNP三极管。

5.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述解调器（108）包括第五开关管（114）及第六开关管（115），第五开关管（114）与第六开关管（115）一端对应相连形成输出端；第五开关管（114）及第六开关管（115）的控制端分别由时钟信号及对应的反相时钟信号相连。

6.根据权利要求5所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述第五开关管（114）及第六开关管（115）均为NMOS管或CMOS管。

7.根据权利要求1所述的利用斩波技术消除失调影响的带隙基准电路，其特征是：所述滤波器（109）为低通滤波器。