[发明专利]利用斩波技术消除失调影响的带隙基准电路

说明书

技术领域

本发明涉及一种带隙基准电路，尤其是一种利用斩波技术消除失调影响的带隙基准电路，属于带隙基准电路的技术领域。

背景技术

随着电路系统结构的进一步复杂化，对模拟电路的基本模块要求越来越高，如A/D、D/A、锁相环、滤波器电路提出了更高速度、更高精度的要求。在这些模块电路中，一般都需要相应电压或电流基准电路，能为系统提供不随温度和电源变化的电压或电流源。带隙基准具有低温度系数、高电源抑制比等优点，并且是唯一的实际可用的基准电压，因而获得了广泛的应用和研究。

如图1所示：为目前常用带隙基准电路的结构示意图。图中，运算放大器的同相端通过第一电阻R1与运算放大器的输出端相连，运算放大器的反相端通过第二电阻R2与运算放大器的输出端相连；运算放大器的同相端还与第一三极管Q1的发射极相连，第一三极管Q1的集电极与基极端接地；运算放大器的反相端还与第二三极管Q2的发射极相连，第二三极管Q2的集电极与基极端接同一参考电位；第一三极管Q1与第二三极管Q2均为PNP三极管。由于运算放大器本身会存在失调，因此其输入为零但是其输出电压并不为零。电路中运算放大器的输入失调电压会使输出电压产生误差，并且这一误差会被放大。此外，失调电压本身会随温度变化，因此增大了输出电压的温度系数。此外，运算放大器的1/f噪声也会限制基准电压的精度。

James T.Doyle等的美国专利US6075407中的附图3中，示出了另一种带隙基准电路结构。所述带隙基准电路结构复杂，同时，由于运算放大器本身存在失调电压问题，上述结构的带隙基准电路依然存在输出误差的问题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种利用斩波技术消除失调影响的带隙基准电路，其结构简单，解决了带隙电路输出失调的问题，并能有效消除因1/f噪声而引起的基准电压误差，安全可靠。

按照本发明提供的技术方案，所述利用斩波技术消除失调影响的带隙基准电路，包括全差分调制器，所述全差分调制器的第一输入端与第四电阻及第三三极管的发射极相连，全差分调制器的第二输入端与第五电阻相连，且全差分调制器的第二输入端通过第六电阻与第四三极管的发射极相连；全差分调制器的输出端运算放大器的输入端相连，运算放大器的输出端与解调器的输入端相连，解调器的输出端与滤波器的输入端相连；第四电阻对应于与第一输入端相连的另一端与滤波器的输出端相连，第五电阻对应于第二输入端相连的另一端与滤波器的输出端相连；第三三极管与第四三极管的基极端及集电极端均接同一参考电位。

所述全差分调制器包括第一开关管及第四开关管；第一开关管通过第二开关管及第三开关管与第四开关管相应的端部相连；第一开关管与第四开关管的控制端与时钟信号相连，第二开关管及第三开关管的控制端与对应的反相时钟信号相连。所述第一开关管、第二开关管、第三开关管及第四开关管均为NMOS管或CMOS管。所述第三三极管及第四三极管均为PNP三极管。

所述解调器包括第五开关管及第六开关管，第五开关管与第六开关管一端对应相连形成输出端；第五开关管及第六开关管的控制端分别由时钟信号及对应的反相时钟信号相连。所述第五开关管及第六开关管均为NMOS管或CMOS管。所述滤波器为低通滤波器。

本发明的优点：运算放大器的输入端与全差分调制器相连，运算放大器的输出端与解调器相连，解调器的输出端与滤波器相连；通过全差分调制器能够将外部输入基带信号通过斩波调制成高频信号，高频信号通过运算放大器进行放大后输出，并由解调器进行解调，且通过滤波器滤除相应的高频信号；从而能够降低现有运放失调电压和1/f噪声对输出电压的影响，并能够降低由失调电压随温度变化而引起输出电压温度系数变化，降低了电路设计的复杂度，结构简单，安全可靠。

附图说明

图1为现有带隙基准电路的原理图。

图2为本发明的结构框图。

图3为本发明全差分调制器的结构原理图。

图4为本发明解调器的结构原理图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2～图4所示：本发明包括全差分调制器106、运算放大器107、解调器108、滤波器109、第一开关管110、第二开关管111、第三开关管112、第四开关管113、第五开关管114、第六开关管115、第一输入端116及第二输入端117。