[发明专利]槽形栅多晶硅结构的联栅晶体管及其制作方法

说明书

技术领域

本发明涉及一种联栅晶体管及其制作方法，属于硅半导体器件技术领域。

背景技术

1979年Hisao Kondo提出了联栅晶体管GAT(Gate Associated Transistor)，随后进行了详细的分析(见IEEE Trans.Electron Device，vol.ED-27，PP.373-379.1980)。1994年，陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(《电力电子技术》1994年第4期1994.11.pp52-55)，指出了联栅晶体管器件呈现出高耐压、快速开关和低饱和压降等优良特性。

早期的联栅晶体管GAT都是采用平面结构。2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图1所示：在下层为第一导电类型低电阻率层42、上层为第一导电类型高电阻率层41的硅衬底片4的上表面，有多条第一导电类型的高掺杂浓度的发射区3，发射区3通过掺杂多晶硅层9与发射极金属层1连接，每条发射区3的周围有第二导电类型的基区2，基区2的侧面连着第二导电类型掺杂浓度比基区2高、深度比基区2深度深的栅区6，栅区6与栅极金属层相连，硅衬底片4的上层41在基区2以下和栅区6以下的部分为集电区，硅衬底片4的下层42是集电极，集电极42的下表面与集电极金属层8相连，其中：栅区6是槽形的，该槽5的底部是第二导电类型高掺杂区；发射区3的上面连接着第一导电类型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接；每条槽5的底面和侧面覆盖着绝缘层7，侧面的绝缘层7延伸到硅衬底片4的上表面。这种槽形栅多晶硅结构的联栅晶体管可以比平面结构的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。

但是已有技术的槽形栅多晶硅结构的联栅晶体管采用7次光刻，它们是：刻槽，刻基区，刻发射区，刻多晶硅，刻接触孔，刻金属，刻压焊块。不仅加工周期长，而且加工成本高。

发明内容

鉴于上述，本发明的目的是针对现有技术的不足，提供一种槽形栅多晶硅结构的联栅晶体管及其制造方法，它可以节约成本，缩短加工周期，提高竞争力。

为完成本发明的目的，本发明采用5次光刻工艺技术，刻基区与刻发射区只用一块光刻版，刻多晶硅层与刻接触孔也只用一块光刻版，其结构的技术方案是：

一种槽形栅多晶硅结构的联栅晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多条N型的高掺杂浓度的发射区，发射区的上面连接着N型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每条发射区的周围有P型的基区，基区的侧面连着掺杂浓度比基区高、深度比基区深度深的P型的槽形栅区和与P型槽形栅区正交的P型槽形栅区汇流条，每条P型槽形栅区的槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，发射极金属层与栅极金属层被钝化层覆盖，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，其特征在于：发射区与基区为同一个扩散窗口；覆盖发射极金属层的钝化层延伸到掺杂多晶硅层的上表面；覆盖栅极金属层的钝化层延伸到P型槽形栅区汇流条的槽的底面。

此外，所述硅衬底片的N型的上层分为两层，靠上一层的电阻率高于靠下一层。

为实现上述结构，本发明槽形栅多晶硅结构的联栅晶体管的制造方法包括下列工艺步骤：

A.提供下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片；

B.在硅衬底片的上表面形成二氧化硅绝缘层；

C.选择性的掩蔽和腐蚀二氧化硅层，形成二氧化硅硬掩膜；

D.刻蚀二氧化硅硬掩膜下面的硅衬底深槽；

E.离子注入硼，并通过推进氧化形成P型槽形栅区、P型槽形栅区汇流条、槽的底面氧化层和槽的侧面氧化层；

F.选择性的掩蔽和腐蚀二氧化硅层，形成基区扩散窗口；

G.离子注入硼，并通过推进氧化形成P型基区和薄氧化层，同时进一步推进P型槽形栅区和P型槽形栅区汇流条；

H.腐蚀薄氧化层，形成发射区扩散窗口；

I.淀积多晶硅层，多晶硅层与发射区扩散窗口中的硅衬底片的上表面接触；

J.离子注入磷，形成N型掺杂多晶硅层，并通过扩散在硅衬底片上表面形成N型发射区；

K.选择性的掩蔽和刻蚀掺杂多晶硅层，在P型基区、P型槽形栅区和N型发射区的上方留有掺杂多晶硅层，而在P型槽形栅区汇流条的槽的底面的上方不留掺杂多晶硅层；