[发明专利]一种余量增益电路

说明书

技术领域

本发明涉及集成电路技术领域，具体涉及用于流水线模数转换器（Pipelined ADC）中的一种电流复用的余量增益电路。

背景技术

ADC的作用是将模拟信号转换成数字信号，在大量电子产品和设备中，其已经成为不可或缺的一部分。在众多的ADC结构中，流水线模数转换器相比其他结构的ADC在高转换速率、高分辨率、低功耗上具有更好的折中关系，随着便携式多媒体影音设备和无线通信系统的迅速发展，研究低功耗的高转换速率的流水线模数转换器具有重要的意义。

余量增益电路，是Pipelined ADC的重要组成部分，其功耗在很大程度上决定着Pipelined ADC的功耗，所以要降低Pipelined ADC的功耗，首当其冲要考虑如何降低余量增益电路的功耗。

对于流水线ADC，其各级余量增益电路有采样和余量放大两个工作模式，当本级的余量增益电路处于采样模式或余量放大模式时，其下级的余量增益电路处于余量放大模式或采样模式，流水线ADC各级余量增益电路的采样模式和余量放大模式交替进行，受两相不交叠时钟的控制。各级余量增益电路中的运放只在余量放大模式下发挥着其作用，而在采样模式下运放处于复位状态并消耗着一定的功耗。

为了充分利用运放在一个时钟周期内消耗的电流，现有的电路是在相邻两个余量增益电路之间时分复用一个运算放大器组成运放共享的余量增益电路，如图1所示，为现有的运放共享的余量增益电路的结构示意图；其中Φ1、Φ2为两相不交叠时钟，Φ1a为Φ1的提前关断时钟，Φ2a为Φ2的提前关断时钟，其时钟信号的时序关系如图2所示，为现有的运放共享的余量增益电路的各时钟信号时序关系示意图。

在Φ1相，电容Cs1、电容Cf1的下极板接输入信号1的正端Vinp1，Cs3、Cf3的下极板接输入信号1的负端Vinn1，电容Cs1、电容Cf1、电容Cs3、电容Cf3的上极板接共模电压Vcm，可见，第i级余量增益电路对输入信号1进行采样。同时，电容Cs2的下极板接第i+1级子DAC的正端输出电压Vdacp2，电容Cs4的下极板接第i+1级子DAC的负端输出电压Vdacn2，电容Cs2、电容Cf2的上极板接运放的一个输入端in1，电容Cs4、电容Cf4的上极板接运放的另一个输入端in2，电容Cf2、电容Cf4的下极板分别接运放的两个输出端out1、out2，这时第i+1级余量增益电路处于余量放大模式。

在Φ2相，电容Cs1的下极板接第i级子DAC的正端输出电压Vdacp1，Cs3的下极板接第i级子DAC的负端输出电压Vdacn1，电容Cs1、电容Cf1的上极板接运放的一个输入端in1，电容Cs3、电容Cf3的上极板接运放的另一个输入端in2，电容Cf1、电容Cf3的下极板分别接运放的两个输出端out1、out2，这时第i级余量增益电路处于余量放大模式，输出端out1、out2的电压信号分别送到第i+1级余量增益电路的输入端Vinp2、Vinn2作为其输入信号2。同时，电容Cs2、电容Cf2的下极板接输入信号2的正端Vinp2，电容Cs4、电容Cf4的下极板接输入信号2的负端Vinn2，电容Cs2、电容Cf2、电容Cs4、电容Cf4的上极板接共模电压Vcm，这时第i级余量增益电路对输入信号2进行采样。

上述传统的运放共享的余量增益电路在时钟信号Φ1、Φ2、Φ1a、Φ2a的控制下交替进行，Φ1a、Φ2a是为了避免电容Cs1、电容Cf1、电容Cs3、电容Cf3、电容Cs2、电容Cf2、电容Cs4、电容Cf4产生来自信号输入端Vinp1、Vinn1、Vinp2、Vinn2的电荷注入效应而采用的提前关断时钟。

传统的运放共享的余量增益电路充分利用了运放在一个时钟周期里的电流，降低了ADC的功耗，但是其存在以下问题：

第一，运放在一个时钟周期里没有进行过复位，运放输入端的寄生电容会保存上一时钟相的信息，即所谓的记忆效应。对高速高精度ADC来说，运放具有大的增益和带宽，其输入管可以很大，这意味着运放输入端的寄生电容比较大，上一时钟相下残留的电荷会严重影响本时钟相下余量增益电路的建立精度，从而严重影响ADC的性能。