[发明专利]分层分块非规则低密度校验码译码器及译码方法

说明书

技术领域

本发明涉及一种通信技术领域的译码器及译码方法，具体是一种分层分块非规则低密度校验码译码器及译码方法。

背景技术

低密度校验码（Low Density Parity Check Codes， LDPC Codes）是1963年Gallager首先提出的一种编码技术，具有接近香农极限的性能，已经成为编码领域的一个研究热点，被广泛地应用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准、IEEE 802.11n、IEEE 802.16e等。目前的无线通信中，高数据速率的通信越来越受到人们的重视，因此结构简单，吞吐量高的LDPC译码器一直是LDPC码的研究重点。另外，在实际应用中，根据传递信息的不同以及不同的信道状况，需要使用不同码长和码率的码进行传输。因此能够支持一定规模码长来获取足够的纠错能力的LDPC译码器结构也是在译码器结构设计中需要考虑的重点之一。为了支持大码长，通常资源消耗是很大的，由于目前技术限制，FPGA资源有限，资源耗费小的LDPC码译码器也是重要研究内容。LDPC码译码器的结构有三种形式：串行结构、全并行结构和部分并行结构。部分并行结构LDPC译码器因为其适中的复杂度和硬件资源消耗而广泛应用。另外，对于LDPC译码器来说，不同的算法，例如置信传播算法、最小和算法、带修正最小和算法、分层置信传播算法、分层带修正最小和算法等，将会影响LDPC译码器的结构，同时影响译码器的各个方面，包括吞吐量，性能，资源使用等。

经对现有技术的文献检索发现，专利申请号为200710044708的中国专利，专利名称为“分层的低密度校验码译码器及译码处理方法”，提给出了一种基于修正最小和算法的低密度校验码译码器，该译码器主要由处理模块、外信息存储单元、第二存储单元以及第一交织网络、第二交织网络组成。该译码器需要两个交织网络，由于交织网络的结构特点，使得该译码器会消耗比较多的硬件资源。而专利申请号为200810200033的中国专利，专利名称为“分层的非规则低密度校验码译码器及译码处理方法”，对前一个专利进一步改进，去掉一个交织网络，增加了迭代终止模块。这两个译码器系统都有交织网络，耗费巨大资源，而且不可避免存在流水冲突，需要插入空闲流水等待周期，大大影响了译码吞吐率，此外这两个译码器的LE资源消耗与QC-LDPC的扩展因子成正比，对于较大扩展因子的较大码长的QC-LDPC在一般的FPGA容纳不下。

发明内容

本发明针对现有技术的不足，提出了一个分层分块非规则低密度校验码译码器及译码方法，改进的译码器结构不需要交织网络，节省了硬件资源消耗，有很小资源消耗，也不存在流水冲突问题，有较好吞吐率性能，可以支持很大扩展因子的QC-LDPC码，支持所有的QC-LDPC码译码，支持多种扩展因子并存的译码，补充了前两个译码器的不足。

本发明是通过以下技术方案实现的：

本发明涉及一种分层分块非规则低密度校验码译码器，包括：外信息存储单元、循环移位寄存器、译码处理模块，其中：

外信息存储单元将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块，并存储译码处理模块传输过来的本次迭代中的检验更新值；

循环移位寄存器总共有N个，N为码字母矩阵的列数，将信息节点的后验概率似然比传递给译码处理模块，并存储译码处理模块传输过来的信息节点的后验概率似然比更新值；

译码处理模块将本次迭代中由校验节点传递给信息节点的校验更新值传递给外信息存储单元，由比特节点处理单元和校验节点处理单元共同完成，并且将信息节点的后验概率似然比更新值传递给循环移位寄存器，由比特节点处理单元和信息比特处理单元共同完成。

所述的外信息存储单元使用memory来实现，memory个数为校验节点个数，数据位宽为外信息的数据位宽两倍加上行重比特，存储最大、最小值及最小值位置，存储深度为母矩阵扩展因子。

所述的循环移位寄存器个数共有比特节点个数，每个循环移位寄存器输入输出抽头个数为比特节点对应于母矩阵的列重。

所述的译码处理模块，包括：第一2选1选择器、比特节点处理单元、校验节点处理单元、信息比特处理单元，其中：