[发明专利]薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构

说明书

技术领域

本发明涉及一种薄膜晶体管与像素结构，且尤其涉及一种通道长度可随不同需求而调整的薄膜晶体管与具有此薄膜晶体管的像素结构。

背景技术

近年来，由于半导体工艺技术的进步，薄膜晶体管的制造越趋容易与快速。薄膜晶体管的应用相当广泛，例如计算机芯片、手机芯片或是薄膜晶体管液晶显示器(thin film transistor liquid crystal displayer，TFT LCD)等。以薄膜晶体管液晶显示器为例，薄膜晶体管可作为充电或放电的开关来控制各像素的显示。

在现有的技术中，薄膜晶体管的源极与漏极采用同一层导电层图案化而成。源极与漏极之间的水平距离至少须为3μm，才能确保源极与漏极彼此分离。也就是说，目前采用微影蚀刻工艺将同一层导电材料图案化成源极与漏极时，源极与漏极之间的水平距离无法更为缩小。因而，薄膜晶体管的通道长度以及配置面积也无法进一步缩减。

然而，随着各式电子产品对组件特性的要求越来越高，薄膜晶体管也必须不断地朝向高输出电流的方向发展。此时，通道长度的限制将不利于输出电流的提升而限制了薄膜晶体管的发展。

发明内容

本发明提供一种薄膜晶体管，其源极与漏极之间的距离可随不同需求而调整，甚至小于微影蚀刻工艺所能到达的极限。

本发明提供一种像素结构及电路结构，其薄膜晶体管具有理想的输出电流。

本发明提供一种薄膜晶体管，配置于一基板上。薄膜晶体管包括栅极、栅极绝缘层、源极、通道层以及漏极。栅极绝缘层覆盖于栅极及基板上。源极配置于部份栅极绝缘层上。通道层配置于栅极绝缘层上，且覆盖栅极上方的部分源极。漏极配置于通道层上且电性连接于通道层。

在本发明的一实施例中，上述的薄膜晶体管更包含一保护层。保护层覆盖源极、通道层与栅极绝缘层，且保护层具有至少一孔洞暴露部份通道层。具体而言，漏极经由孔洞电性连接通道层。在一实施例中，孔洞可以是位于栅极与通道层的正上方。

在本发明的一实施例中，上述的薄膜晶体管更包含一保护层，其覆盖源极、通道层与漏极。此外，通道层例如更覆盖栅极绝缘层。

在本发明的一实施例中，上述的漏极更覆盖栅极绝缘层上。

在本发明的一实施例中，上述的源极接触通道层的一源极接触区与漏极接触通道层的一漏极接触区在平行于基板的一水平距离大于等于零。

在本发明的一实施例中，上述的源极接触通道层的一源极接触区与漏极接触通道层的一漏极接触区在平行于基板的水平距离小于3μm。

在本发明的一实施例中，上述的通道层的材质包括金属氧化物半导体、或非晶硅半导体。举例来说，金属氧化物半导体包括铟镓锌氧化物。

在本发明的一实施例中，上述的漏极的材质包括透明导电材料。

在本发明的一实施例中，上述的漏极的材质包括金属。

在本发明的一实施例中，上述的源极与漏极具有相同的材质。

本发明另提出一种像素结构，包括如前所述的薄膜晶体管以及像素电极。像素电极电性连接于漏极。

在本发明的一实施例中，上述的像素电极和漏极为同一膜层。

本发明另提出一种电路结构，包括上述的薄膜晶体管。

基于上述，本发明利用不同层导电层制作薄膜晶体管的源极与漏极，并且源极与漏极分别在通道层前后制作而成。本发明的薄膜晶体管中，源极与漏极之间的水平距离不受工艺极限的限制，因此通道长度可以随不同需求而调整以具有理想的载子迁移率。如此一来，具有本发明的薄膜晶体管的像素结构可以有更好的反应速率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1绘示为本发明第一实施例的薄膜晶体管剖面示意图。

图2绘示为本发明第二实施例的薄膜晶体管剖面示意图。

图3绘示为本发明第三实施例的薄膜晶体管的剖面示意图。

图4绘示为本发明第四实施例的薄膜晶体管剖面示意图。

图5绘示为本发明的一实施例的像素结构示意图。

图6绘示为本发明第五实施例的薄膜晶体管的示意图。

图7绘示为本发明一实施例的电路结构。

其中，附图标记：

10：基板

100、200、300、400、510、600：薄膜晶体管

110、G：栅极

120：栅极绝缘层

130、S：源极

132：源极接触区

140：通道层