[发明专利]数据可压缩的低功耗集成电路测试装置及其方法

说明书

技术领域

本发明涉及数字集成电路测试技术领域，尤其涉及一种数据可压缩的低功耗集成电路测试装置及其方法。

背景技术

在数字电路测试领域，很多低功耗测试方法和数据压缩方法被提出，但是大部分的低功耗测试方法不能用来压缩测试数据，并且大部分的数据压缩方法也不能用来降低功耗。

能够同时降低功耗和压缩数据的方法主要有：

(1)对测试向量的未知位(X位)赋值来降低功耗并同时压缩数据，这样的方法只能在数据压缩和降低功耗中寻找一个折中。如果功耗降低的多，数据压缩效果就不明显，反之，如果数据压缩比较显著，功耗降低就不明显。

(2)利用线性解码电路对数据进行压缩，同时利用时钟屏蔽的方法降低功耗。这种方法虽然可以很好的降低功耗，但是测试数据压缩的效果会受到削弱。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：提供一种数据可压缩的低功耗集成电路测试装置及其方法，其能够减少电路中结点的跳变，降低功耗，同时能够实现测试响应数据的压缩。

(二)技术方案

为解决上述问题，本发明提供了一种数据可压缩的低功耗集成电路测试装置，包括：扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器；其中，

所述扫描森林，包括多个扫描输入端和多个相互连接的扫描触发器组，所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器，各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端，所述多个扫描输入端对应多个扫描树，所述扫描树中的每个扫描触发器，与前一个扫描触发器的输出端连接，形成扫描链；

所述异或门网络中的每个异或门的输入端与所述扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连；

所述输出选择电路连接所述异或门网络，用于选择每个时钟周期内需要观测的测试响应；

所述第一控制寄存器，用于控制时钟屏蔽信号；

所述第二控制寄存器，用于对所述输出选择电路进行控制。

根据扫描触发器是否在被测电路的组合逻辑部分有共同后继和前驱单元的原则进行分组，形成多个扫描触发器组。

优选地，所述第一控制寄存器包括多个寄存器单元，每个时钟周期里，其中一个单元的值为1，其余单元的值为0。例如：第一个周期，第一个单元值为1，其它单元为0。第二个周期第二个单元值为1，其余单元为0。以此类推。

优选地，所述第二控制寄存器包括多个寄存器单元，每个时钟周期里，需要被观测的扫描树对应单元的值为1，其余单元的值为0。

优选地，所述输出选择电路包括与门和或门。

优选地，两个扫描链连接同一个异或门。两个扫描链a₁，a₂，...，a_n与b₁，b₂，...，b_n如果满足(a₁，b₁)，(a₂，b₂)，...，(a_n，b_n)这些扫描触发器对的任何一对在被测电路的组合逻辑部分没有共同的前驱，则两个扫描链a₁，a₂，...，a_n与b₁，b₂，...，b_n可以被连接至同一个异或门。

一种利用前述装置对集成电路进行测试的方法，包括以下步骤：

A：利用选择压缩方法对每一个测试向量进行编码；

B：生成和每一个测试向量对应的测试响应选择向量；

C：对每一个测试向量进行低功耗测试。

优选地，所述步骤A进一步包括：

A1：将所述测试向量分为长度等于n的段，对每一个子向量段用c＝[log₂(n+1)+2]位编码，其中2位是控制位，其余log₂(n+1)位是数据位；n为扫描树的个数，为自然数；

其中，将所述测试向量分为长度小于n的段时，先把将所述测试向量分为长度等于n的段，最后一段长度可能小于n，对长度不足n的一段，将其长度补为n(随意用0或者1)。c为自然数。

A2：统计每一子向量段中所含0的个数a和1的个数b；