[发明专利]半导体存储器件

说明书

本申请是申请日为2007年3月1日、申请号为200710086119.5、发明名称为“半导体存储器件及半导体集成电路系统”的发明专利申请的分案申请。

技术领域

本发明涉及半导体存储器件，尤其涉及利用于使用了电阻变化器件的非易失性半导体存储器件等有效的技术。

背景技术

近年来，半导体集成电路的技术，其制造工艺的微型化在不断发展，栅极氧化膜的薄膜化或栅极电极材料等的改变不断发展。并且，FLASH、EEPROM等的可改写器件等也实现了大规模化和高集成化，而被视为技术性的进展。在使用半导体器件的系统领域，必要的装置的用途正在改变，有时，在内部混装安全用途的存储元件、IC TAG等非易失存储元件或OTP元件，而且，混装可改写的大容量非易失存储器的倾向也在增加。最近，作为一般的FLASH、EEPROM等FG型非易失存储器，出现了尝试进一步缩小面积，新的非易失存储器并被受到关注。其代表性的存储器存在使用强电介质的FeRAM、使用磁力的MRAM、或作为相变存储器的PRAM、电阻变化型存储器等多种。

上述新的非易失存储器中的电阻变化型存储器的存储元件，作为其氧化膜，使用具有钙钛矿结构的材料或二价过渡金属氧化物等的材料，通过使其存储元件的电阻值为高电阻值(置位时)、或为低电阻值(擦除或复位时)，进行非易失存储。

这样的电阻变化型存储器的置位时和复位时的电压偏置条件，以往使用了±两极性的电压。例如，作为施加在电阻变化型存储元件的电阻两端的偏置电压，例如在写入时使用预定值的+电压，在擦除时使用与上述+电压绝对值为相同值、仅符号不同的预定值的-电压。并且，上述±两极性的电压值从5V到1V左右，有很宽的范围。这种技术例如在专利文献1种记载过。

[专利文献1]日本特开2004-158119号公报

发明内容

但是，在上述以往的电阻变化型存储器中，作为偏置电压而使用±两极性的电压，因此存在以下的问题。

图2表示以往的半导体存储器件的数据写入时(置位、复位)的偏置电压的施加状态。

在该图中，203表示电阻变化型存储元件，201表示上述电阻变化型存储元件203的一个端子，202表示上述电阻变化型存储元件203的另一个端子，204表示在上述电阻变化型存储元件203的置位时施加了置位偏置电压的状态的施加状态，205表示在上述电阻变化型存储元件203的复位时施加了复位偏置电压的状态的施加状态。

如由该图可理解的那样，使进行电阻变化型存储元件203的数据写入时的置位和复位所需的其存储元件203的两端子201、202间的电压差为设定值Vd进行说明，另一个端子202始终为接地电位GND，而一个端子201在置位时被施加正值的设定值+Vd，在复位时被施加负值的设定值-Vd，使得该端子201的电位在正电压+Vd和复电压-Vd之间转变。在这种情况下，该端子201的电压的转变呈2×Vd，需要大的振幅差，并且需要使负值的设定值-Vd发生的负电位发生电路。但是，在实际的半导体装置中，双阱等情况下，不允许发生负电位，该技术的采用较为困难。

因此，能考虑到作为不需要负电位发生电路的结构，例如，将固定电位的端子202的电压设定为+Vd，但一个端子201的电压为2×Vd的升压电压和接地电压GND这2种，端子201的电压振幅还与上述同样地为2×Vd的大振幅。而且，即使在内部发生了其电位的情况下，其升压电位发生电路的电流供给能力也有降低的倾向，因此产生写入时的比特数被限制得很少等的缺点。

本发明是鉴于上述问题而做出的，其目的在于，在具有电阻变化型存储元件的半导体存储器件中，使数据写入所需的存储元件两端子间的电位差为设定值Vd，将其存储元件的各端子的电压振幅限制为上述设定值Vd，能高速进行向其存储元件的数据写入和读出。

为了实现上述目的，在本发明中，采用以下结构，即、准备设定电压Vd等的高电位和接地电位等的低电位，只使用该高电位和低电位这两种，在电阻变化型存储元件的两端子以正向和反向施加预定值的偏置电压，使得更高速地进行数据读出时的数据读出。