[发明专利]一种基于时域梯形法差分的互连线模型降阶方法

说明书

技术领域

本发明属于集成电路领域，涉及一种基于时域梯形法差分的互连线模型降阶方法，具体涉及一种可对互连线电路进行快速仿真的模型降阶方法。

技术背景

随着集成电路技术的高速发展，集成电路工作频率达到数GHz，单片集成电路晶体管数目达到数亿，特征尺寸也已进入22纳米。互连线延时已超过器件延时成为决定集成电路性能的主要因素。

研究显示，互连线系统规模可达数万到数十万规模，直接分析如此大规模的电路，非常耗时甚至不可能。通过寻找一个能足够精确描述互连线电路输入输出行为的小规模降阶系统来代替原始大规模系统的模型降阶方法可有效降低互连线分析的复杂度。模型降阶方法寻找的降阶系统要求在数学上精确逼近原始系统，同时保持原始系统的重要物理特性如无源性、稳定性等。

传统的模型降阶方法包括时域模型降阶法和频域模型降阶法两种。在互连线模型降阶中最为成熟的频域模型降阶方法基于矩匹配的思想，通过匹配若干个降阶系统和原始系统传递函数的Taylor展开系数(矩)来实现模型降阶[1-5]。其典型代表PRIMA[4]通过Krylov子空间方法来构造投影矩阵，利用投影矩阵对原互连线系统进行变换得到降阶系统，实现了降阶系统和原始系统的隐式矩匹配，具有数值稳定、保持无源性的特性。

频域模型降阶方法研究已较为成熟，但是对于电路而言，研究者更关注的是其时域行为，频域逼近的误差转换到时域会放大，频域很小的误差在时域可能会产生很大的误差。因此，直接在时域进行降阶的时域模型降阶方法近年来也被提出来以提高降阶系统在时域的逼近精度[6-7]。这些时域模型降阶方法在时域利用正交基函数对系统状态变量展开，求得展开系数矩阵后，利用展开系统矩阵构造投影矩阵，进而对时域系统矩阵进行降阶。在文献[6]中，提出了切比雪夫多项式展开方法及一般正交多项式展开方法。与频域的降阶方法相比，在得到相同规模的降阶系统时，切比雪夫法有更高的效率和精度。文献[7]提出了基于小波配置的时域模型降阶方法，进一步提高了时域模型降阶方法的效率和精度。但上述的时域模型降阶方法在求解正交多项式展开系统时复杂度过高，难以对大规模系统进行模型降阶。

与本发明相关的现有技术参考文献有：

[1]L.T.Pillage and R.A.Rohrer，“Asymptotic waveform evaluation for timing analysis，”IEEE Trans.Computer-Aided Design，vol.9，pp.352-366，Apr.1990.

[2]P.Feldmann and R.W.Freund，“Efficient linear circuit analysis by Padévia Lanczos process，”IEEE Trans.Computer-Aided Design，vol.14，pp.639-649，May 1995.

[3]Silveira L，Kamon M，Elfadel I，White J.Coordinate-transformed arnoldi for generating guaranteed stable reduced-order models of RLC circuits.Proceedings of IEEE/ACM International Conference on Computer-Aided Design，San Jose，CA，November 1996；288-294，

[4]Odabasioglu，M.Celik and L.Pileggi，“PRIMA：Passive Reduced-Order Interconnect Macromodeling Algorithm”，IEEE Trans.On CAD of Integrated Circuits and Systems，vol.17，no.8，pp.645-654，Aug.1998.

[5]Roland W.Freund，SPRIM：Structure-Preserving Reduced-Order Interconnect Macromodeling.Proc.Of IEEE/ACMICCAD’2004，pp80-87，Nov.，2004.