[发明专利]标准CMOS或BICMOS IC工艺中用于实现高电压输入/输出的ESD保护

说明书

技术领域

目前的应用涉及用于实现射频发送器和接收器的集成电路，如用于低功耗，如便携电子设备。本公开特别涉及一种ESD保护采用标准CMOS或BICMOS IC工艺制造的集成电路的高电压输入或输出的方法，期望所述高电压输入或输出经历的电压摆幅比(规定的)标准CMOS或BICMOS IC工艺的I/O晶体管的最大电压大。

进一步的应用涉及一种执行标准CMOS或BICMOS工艺的集成电路(IC)，其应用以及包括收发器IC和天线的制成品。

本公开对于例如低功耗通讯设备，如具有无线接口的便携设备，如监听装置(listening device)，如助听器(hearing instrument)的应用是有益的。

背景技术

当在集成电路(IC)中期望一个高电压摆幅(如＞3.3V_pp)时，典型地将选择一种特定的高电压工艺。然而这些工艺典型的对于超低功耗应用是不适用的(或使用成本太高)。

一些情况下，支持大电压摆幅对于应用有着重要的益处。这些应用如用于具有窄带宽(与具有高品质因子Q的RF-IC共振)的RF-IC(射频集成链路，射频(RF)如定义为频率范围在3kHz和3GHz之间)和天线之间的天线接口。在一些情况下，大电压摆幅(用于提供所需的传输电压)使得可以使用具有高阻抗(如，较大电感)的天线。这使得具有较小的片上电容(对于给定的工作频率)，并且因此可以保护重要的IC芯片区域。在这样一个系统中，高阻抗的另一个益处是较弱的接受信号也可以具有较大的电压摆幅。这提供了接收器中有效的低电流损耗和/或更好的射频敏感性。

关于天线上的大电压摆幅通过适当的阻抗变换可以与低电平(如集成电路可承受的)相适应。这种变换典型的通过分离离散元件(片外)来限制电压摆幅或最大设计弹性或提高Q-因子或——假设大电容值——以降低成本来实现。可是，在物理上小尺寸电子器件中，体积是一个重要的限制参数(例如，如在便携器件，如监听器件，如适合于戴在使用者耳朵上的助听器)，其周边元件的使用被最小化(以节省空间)。因此，在这样的情况下，优选允许大电压摆幅直接作用于收发器IC的I/Os(如，通过全部或部分片上本地阻抗转换电路，比较，将未审的2010年6月22日提交的欧洲专利申请号为10166743.4的专利申请合并在此作为参考)。从技术和经济的观点考虑，使用标准CMOS工艺或BiCMOS工艺来实现收发器功能和相关信号处理是有吸引力的。需要适当的高电压I/Os的ESD保护。

最普通的ESD保护器件是基于有源器件，因此其典型的被限制于用于标准CMOS工艺的晶体管厚氧(I/O)的最大额定值和可能稍低于地(小于阈值或结二极管电压)。所述标准CMOS工艺为如1.8V±10％，或2.5V±10％，或3.3V±10％，或5V±10％。即其将典型的被限制在-0.5V(或0.4V)到3.6V(用于标准3.3V工艺)的范围内。

US2009/0040670A1公开了一种包括二极管链和保护环的ESD电路，其中使用了寄生NPN/PNP双极晶体管。

US6441439B1公开了一种静电放电(ESD)保护器件，用于保护半导体器件对抗基于静电放电的瞬态高电压。其包括多个第一P+区域，多个第二P+区域，一个N+区域，和一个N型阱，其形成多个pnp器件并联以允许瞬态电压从输入焊垫到地进行放电。所述的N+区域，P-衬底和N-阱形成一个npn器件，其不直接连接到地或者输入焊垫，并且允许瞬态电压在相反的方向放电。

发明内容

如果期望大电压摆幅来最优化天线阻抗，RF-IC上唯一需要接触(handle)最大电压摆幅的结点是直接连接到天线线圈的I/O端子。使用差分驱动是更合适的(但不是必须的)，因为这样可以最优化经过天线的电压摆幅并且可能可以减小耦合伸扰噪声。这些端子必须被ESD保护。

为了最优化天线电阻，采用基于特定二极管的ESD保护以使得电压摆幅超过在IC上的晶体管在天线端子/RF-I/O的额定值的方式。

基于特定二极管的静电放电(ESD，electrostatic discharge)保护的使用可以在标准IC工艺中使能高电压摆幅，其对如与天线输入相连接，如在低功耗便携通讯设备是有益的。

提出ESD保护电路的特定实施例(们)。

本申请的一个目的是提供采用标准IC工艺的集成电路，其支持大于标称的输入/输出摆幅。

本申请的目的通过在附属的权利要求中描述的该发明和如下所所描述的来实现。