[发明专利]包含金属和粒子填充的硅片直通通路的集成电路芯片

说明书

本申请是申请日为2006年6月29日、申请号为200680022867.0、发明名称为“包含金属和粒子填充的硅片直通通路的集成电路芯片”的申请的分案申请。

技术领域

本发明涉及微电子领域，更具体地说(但不仅仅)涉及堆叠封装和导电硅片直通通路。

背景技术

集成电路设计的进展已经导致更高的工作频率、增大数目的晶体管和物理上较小的器件。这种持续趋势已经产生日益提高的集成电路面密度。为了进一步提高集成电路的可能的密度，在某些情况下可能希望通过导电硅片直通通路把芯片上的有源电路层电耦合到同一芯片上或不同芯片上的另一个有源电路层。典型的硅片直通通路可以只是芯片的体硅部分内的用大致均匀成份的散料(例如，铜合金)填满的空洞。

许多材料可能经历由温度变化造成的物理膨胀或收缩。热膨胀系数(CTE)可以表示散料在单位温度变化下的单位体积变化。如果第一散料体积在给定温度下以零应力包围具有与第一散料不同的热膨胀系数的第二散料的第二体积，那么，温度变化可能导致在不同散料的界面处产生非零应力。在某些情况下，在足够的温度变化或者在足够的温度偏离循环次数的条件下，不同散料的界面处的应力可能超过某个临界应力因而导致一种或另一种或两种散料的永久变形或错位。另一方面，在任一种材料都没有永久变形或错位的情况下，不同散料界面处的增大的应力也可能降低集成电路装置的性能。

在正常制造周期中，包含集成电路的封装可能经历各种不同的工艺过程，某些工艺过程可能在高温下进行。例如，包含集成电路的封装可能在或许处于室温下之后经历例如回流焊接过程。在回流焊接过程中，包括集成电路和集成电路可以耦合到其上的伴随的体硅的封装内的各种不同的元件可能接近或甚至超过回流焊接温度，例如，对于有代表性的无铅焊接或许是230℃，与正常储存温度(例如，或许25℃)对比。在本示例中，封装和它的元件可能经历相当大的温度变化，例如，根据本示例高达205℃或更高。

此外，在正常工作条件下，诸如处理器的集成电路产生热量，所述热量可以使包括集成电路和集成电路可耦合到其上的伴随的体硅的封装内的各种不同的元件经历温度变化。虽然在整个产品设计寿命期间在正常工作条件下的温度偏离量可能不象在制造过程中经历的那样极端，但是封装及其包括集成电路和集成电路可耦合到其上的伴随的体硅的元件可能经历由正常工作造成的高次数的温度偏离。

与硅形成对照，铜具有大约16.5ppm/℃(百万分率/℃)的线性体CTE，硅具有大约2.6ppm/℃的线性体CTE。因而，单位体积铜的膨胀大大地超过单位体积的硅的膨胀。因为典型的硅片直通通路可以只是集成电路芯片的体硅部分上用铜合金填满的空洞并且各种材料的CTE有几乎一个数量级的不同，所以，当封装经历温度偏离时，可能在铜硅界面处引起机械应力。

例如，图1(a)表示一组现有技术硅片直通通路，示出具有集成电路100的体硅芯片的一部分。现有技术硅片直通通路112可以通过导电籽晶层114电耦合到金属焊盘108。在导电籽晶层114和体硅芯片102的一部分之间可以是钝化或电绝缘层116。金属焊盘108和体硅芯片102的一部分可以由层间介质(ILD)材料104隔离。在各金属焊盘108之间耦合到体硅芯片102的一部分的ILD层104可以在钝化材料层110或保护层106的下面。图1(b)和图1(c)分别表示遭受诱发的应力、分层120的机械故障和芯片裂纹118的现有技术硅片直通通路。现有技术硅片直通通路的体CTE可基本上类似于连续金属相的体CTE而显著地不同于硅的体CTE，在温度偏离的条件下导致相当大的主应力。显著的主应力随后可能导致集成电路的机械故障，诸如分层120或芯片裂纹118。此外，在没有导致分层120或芯片裂纹118的情况下，显著的主应力可能导致集成电路内性能下降。

对于给定的温度偏离，为了把由CTE不匹配引起的机械应力维持在任一种散料的临界应力以下，可以减小通孔尺寸，可以增大相邻通孔之间的间隔，或者可以把通孔定位在远离有源电路的位置。与在其它情况下可以实现的相比，这些解决方案选择中的每一个都可能导致比以其它方式实现的方案更大的芯片尺寸，更低的电路密度，或者增加每一个芯片的成本。

发明内容

根据本发明的第一方面，提供了一种半导体封装，包括：

集成电路；以及

形成耦合到所述集成电路的导电通孔通路的材料，其中，所述材料包含导电基质，填料粒子嵌入所述导电基质中。

根据本发明的第二方面，提供了一种形成微电子器件的方法，包括：

从芯片中除去材料；