[发明专利]硅通孔的制作方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅通孔的制作方法。

背景技术

硅通孔工艺是一种新兴的集成电路制作工艺，适合用作多方面性能提升，用于无线局域网与手机中功率放大器，将极大的提高电路的频率特性和功率特性。硅通孔工艺将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进三维堆叠，这样元件封装更为紧凑，芯片引线距离更短，从而可以极大的提高电路的频率特性和功率特性。

现有第一种硅通孔工艺制作方法中，需要通过先进的刻蚀工艺在硅片基体中制作出具有极大深宽比的孔或沟槽，孔或沟槽深度大致为100微米；在该孔或沟槽中填充金属，将硅片背面减薄后将电极通过背面引出。该现有工艺的难度在于100微米沟槽刻蚀和金属填充。

现有第二种硅通孔工艺制作方法是在硅片减薄后在硅片背面制作通孔和金属填充，该方法需要特殊的通孔刻蚀设备进行减薄后硅片加工。

现有第三种硅通孔工艺制作方法是通过在前段工艺中制作沟槽并采用二氧化硅填充沟槽，然后硅片减薄后将二氧化硅填充的沟槽露出来，湿法刻蚀去除沟槽内二氧化硅后进行金属填充，该方法可以避免减薄后进行通孔刻蚀，但工艺较复杂，且成本较高。

发明内容

本发明所要解决的技术问题是提供一种硅通孔的制作方法，能实现高深宽比的硅通孔的填充，便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工艺难度和成本。

为解决上述技术问题，本发明提供的硅通孔的制作方法包括如下步骤：

步骤一、在硅片上淀积一层金属前介质层，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前介质层和所述硅片并形成深沟槽或孔。

步骤二、在所述深沟槽或孔侧壁和底部淀积一层氧化层。该氧化层的淀积工艺采用LPCVD TEOS或SACVD TEOS。

步骤三、在形成有所述氧化层的所述深沟槽或孔侧壁和底部中淀积一层钛和氮化钛；所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域。

步骤四、在所述钛和氮化钛上淀积第一层钨，所述第一层钨不将所述深沟槽或孔填满。

步骤五、对所述第一层钨进行回刻。

步骤六、在形成有所述第一层钨的所述深沟槽或孔侧壁和底部中淀积第二层钨，所述第二层钨将所述深沟槽或孔填满或不填满；所述第二层钨同时也淀积到所述深沟槽或孔外部的表面区域。

步骤七、对由所述第一层钨和所述第二层钨组成的钨层进行回刻或化学机械研磨。

步骤八、当所述第二层钨未将所述深沟槽或孔填满时，重复步骤六和步骤七，直至所述深沟槽或孔被填满。

步骤九、制作所述硅片的正面金属互连线及正面后段工艺。

步骤十、对所述硅片的背面进行减薄，从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨和所述第二层钨露出。

步骤十一、从所述硅片的背面进行金属淀积并制作背面金属图形。

进一步的改进是，步骤一中的所述金属前介质层为硼磷硅玻璃或磷硅玻璃。

进一步的改进是，步骤一中所述深沟槽或孔的深度为50微米～250微米、宽度为1.5微米～5微米；

进一步的改进是，步骤四中所淀积的所述第一层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于

进一步的改进是，所述第一层钨的厚度为所述深沟槽或孔的宽度的1/4～1/3。

进一步的改进是，步骤六中所淀积的所述第二层钨的厚度为所述深沟槽或孔的宽度的1/5～1/2、且所述第一层钨的厚度小于

进一步的改进是，所述第二层钨的厚度为所述深沟槽或孔的宽度的1/4～1/3。

进一步的改进是，步骤五中对所述第一层钨进行的回刻采用全面刻蚀方式，刻蚀完后将形成于所述深沟槽或孔外部的表面区域的所述第一层钨保留

进一步的改进是，步骤七中对所述钨层进行的回刻采用全面刻蚀方式，刻蚀完后将形成于所述深沟槽或孔外部的表面区域的所述钨层保留

本发明钨填充工艺和钨刻蚀工艺的结合，能实现高深宽比如大于30∶1的硅通孔的填充，且能够便于与现有集成电路工艺集成、并能利用现有生产设备进行加工，能降低工艺难度和成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说：

图1是本发明实施例流程图；

图2-图12是本发明实施例方法的制作过程中的硅片剖面示意图；