[发明专利]接垫结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种接垫结构的形成方法。

背景技术

在集成电路制造中，半导体晶片最终与其它晶片或印刷电路板上的其它电子元件结合起来实现其功能。目前，晶片的结合主要有两种方式，一种为打线结合(wire bonding)，另一种为倒装晶片结合(flip chip)。打线结合是通过将一块晶片的例如铝接垫上的输入/输出凸块通过连接线连接于另一块晶片的铝接垫的输入/输出凸块。倒装晶片结合是通过在一块晶片的接垫上的输入/输出凸块上覆盖焊接材料(solder material)，典型地，该焊接材料为锡球(solder bumps)，然后将另一块晶片反转并对准覆盖于锡球，此后放于回焊炉(reflow furnace)，焊接后以形成上下晶片接垫的输入/输出结合。

图1是现有的接垫结构俯视图。图2是沿着图1中的A-A直线的接垫结构剖视图。图1所示以三个接垫为例，接垫的材质例如为铝，该接垫结构包括：基底12及位于基底12上表面的铝接垫11。接垫11上表面有输入/输出凸块，图3所示的接垫结构以每个接垫11上表面设置一个凸块13为例。相邻两个铝接垫11之间的距离h很小，一般小于20微米，如果采用倒装芯片结合方式，锡球14覆盖于凸块13的上表面，见沿图3中的B-B直线的剖视结构示意图图4所示；放入回焊炉之前，上下两块晶片的对准情况见图5所示，锡球14夹在上下两块晶片的凸块13的上表面之间，之后在上下两块晶片的基底12的上表面、铝接垫11、凸块13、锡球14之间填充绝缘物质15，例如填充胶，以保护铝接垫11、凸块13所裸露的部分。然而，在使用图1所示的接垫结构进行倒装晶片结合后，对其进行测试时，经常发生几个接垫同时导通现象，目前行业中为避免上述导通问题，只能采用打线结合方式，但是打线结合由于有额外连接线引出，会造成上下晶片间引线复杂且不可靠，此外，打线结合的连接线数目有限，不满足集成电路的高密度输入/输出连接的需求。

为了解决上述问题，目前也有相关技术被提出，例如公开号为US 2006/0019480A1，名称为“Method for fabricating pad redistribution layer”的美国专利。但该专利中引入了形成扩散阻挡层、晶种层、球下金属层等复杂结构，且工艺流程复杂，因此耗时且生产成本高。

有鉴于此，实有必要提出一种新的接垫结构的方法，满足倒装晶片结合对接垫的要求且该方法的工序简单、省时、生产成本低。

发明内容

本发明的目的是提出一种新的接垫结构的方法，满足倒装晶片结合对接垫的要求且该方法的工序简单、省时、生产成本低。

为实现上述目的，本发明提供一种接垫结构的形成方法，包括：

提供基底，所述基底上具有第一保护层和为所述第一保护层所露出的接垫；

在所述第一保护层与所述接垫上形成第二保护层；

在所述第二保护层上形成第一开口以暴露出所述接垫，所述第一开口的底部位于所述接垫的平面上；

采用焊锡材料填充所述第一开口，以形成新的接垫。

可选地，相邻的所述第一开口间的距离大于50微米。

可选地，每一接垫上的第一开口为一个且位于所述接垫的中心。

可选地，所述第二保护层材质为聚酰亚胺；形成所述第一开口的方法，包括：利用掩膜板曝光、显影，以将掩膜板上的第一开口图形转移至聚酰亚胺上。

可选地，具有第一保护层和为所述第一保护层所露出的接垫的基底的形成步骤包括：

提供基底，所述基底上具有接垫；

在所述基底与所述接垫上形成第一保护层；

在所述第一保护层上形成第二开口以暴露出所述接垫，所述第二开口的底部位于所述第一开口的底部。

可选地，所述第一保护层材质为聚酰亚胺。

可选地，所述提供基底步骤之后还依次对所述基底进行固化、灰化、清洗、烘烤、软烘烤的步骤。

可选地，所述烘烤的工艺条件为：110-130摄氏度持续3-5分钟，接着130-150摄氏度持续1-3分钟；软烘烤的工艺条件为：热板上115-135摄氏度持续3-5分钟。

可选地，在所述第二保护层上形成第一开口以暴露出所述接垫步骤后，还对所述包含第一开口的基底进行固化的步骤。

可选地，对所述包含第一开口的基底固化步骤之后还对包含第一开口的基底进行灰化的步骤。

可选地，对所述包含第一开口的基底灰化步骤之后还对所述包含第一开口的基底进行清洗，烘烤，软烘烤步骤。