[发明专利]探针卡及其制作方法

说明书

技术领域

本发明涉及一种测试元件及其制作方法，且特别是涉及一种能维持探针相对定位与平面度的探针卡及其制作方法。

背景技术

集成电路芯片(integrated circuit chip，IC chip)的电性测试在制作过程中是相当重要的。每一个IC芯片在晶片(wafer)与封装(package)型态都必须接受测试以确保其电性功能(electrical function)。集成电路进行测试时，测试机通过一探针卡(probe card)接触待测物(device under test)，并通过驱动信号传输电性信号，之后分析所接收的电性信号以获得待测集成电路为良品或废品的结果。

当个别芯片为晶片型态时所进行的测试，其过程称为晶片探测(wafer test)。晶片探测的方式是使测试机台与探针卡构成测试回路，将探针卡上的探针(Probing pin)直接与芯片上的焊垫(pad)或凸块(bump)接触，以利用探针探测晶片上的各个芯片，从而引出芯片信号，并将此芯片信号数据送往测试机台作分析与判断。

探针卡包含多个精密的探针，即每一探针的针尖为微间距(实质上低于100微米)，因为制作过程参数变异的影响，该些探针在未受力或受力的情况下，相对定位与平面度会有过大的偏移，如此将会对待测物的焊垫产生接触不良或对焊垫产生过大的压痕，进而影响测试的可靠性与精确度。

另外，现有的各种探针卡的这些探针之间的间距无法降低，以致于无法进行微间距接点的电性测试，而使得可测试的芯片种类有限。因此，如何解决上述问题已为现今业界积极努力发展的目标之一。

发明内容

本发明的目的在于提供一种探针卡，其可进行微间距接点的电性测试，并维持测试的可靠性与精准度。

本发明的另一目的在于提供一种探针卡的制作方法，用以制作上述的探针卡，且具有较低的制造成本。

为达上述目的，本发明提出一种探针卡，其包括一载体以及多个探针。载体具有一上表面。这些探针配置于载体上，且排列于上表面，其中每一探针具有至少两个依序相连的第一杆体部与第二杆体部，而第一杆体部设置于上表面且与上表面之间具有一倾斜角，且第一杆体部与第二杆体部的延伸方向之间具有一夹角。

本发明还提出一种探针卡的制作方法，其包含下述步骤。提供一载体，其中载体的一上表面上涂布有一第一光致抗蚀剂层。以一第一曝光方向斜向曝光第一光致抗蚀剂层，而形成一第一图案化光致抗蚀剂层，其中第一曝光方向相对载体的上表面倾斜。以第一图案化光致抗蚀剂层为一第一电镀掩模，电镀一第一图案化导电层于第一图案化光致抗蚀剂层所暴露出的载体的部分上表面上。形成一第二光致抗蚀剂层于第一图案化光致抗蚀剂层上，其中第二光致抗蚀剂层覆盖第一图案化光致抗蚀剂层与第一图案化导电层。以一第二曝光方向斜向曝光第二光致抗蚀剂层，而形成一第二图案化光致抗蚀剂层，其中第二曝光方向相对第一图案化光致抗蚀剂层的一外表面倾斜，且第二图案化光致抗蚀剂层暴露出第一图案化导电层的一顶表面。以第二图案化光致抗蚀剂层为一第二电镀掩模，电镀一第二图案化导电层于第二图案化光致抗蚀剂层所暴露出的第一图案化导电层的顶表面上。移除第二图案化光致抗蚀剂层以及第一图案化光致抗蚀剂层，以使第一图案化导电层与第二图案化导电层构成多个配置于载体上且排列于上表面的探针。每一探针具有至少两个依序相连的第一杆体部与第二杆体部，第一杆体部设置于上表面且是由第一图案化导电层所构成，而第二杆体部是由第二图案化导电层所构成。第一杆体部与上表面之间具有一倾斜角，且第一杆体部与第二杆体部的延伸方向之间具有一夹角。

基于上述，由于本发明是使用微机电制作技术，以通过斜向曝光的方式来定义出这些探针的位置与几何尺寸，并通过电镀的方式形成这些探针。因此，本发明的探针卡适于大量生产，且具有较低的制作成本。

再者，本发明相邻载体的探针的杆体部与载体的上表面之间具有倾斜角，且相邻两这些杆体部的延伸方向之间具有夹角。因此，这些探针的排列密度得以缩小，而有利于测试高芯片垫密度的芯片或者是其他高接点密度的电子元件。另外，本发明能够维持探针头其相对定位与平面度，不会因制作过程变异而变大，进而影响测试的可靠性与精确度。简言之，本发明的探针卡适于进行微间距接点的电性测试。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1I为本发明的一实施例的一种探针卡的制作方法的剖面示意图；

图2为本发明的另一实施例的一种探针卡的剖面示意图；