[发明专利]一种提高超高深宽比浅槽隔离工艺中填充性能的方法

说明书

技术领域

本发明涉及微电子领域，尤其涉及一种提高超高深宽比浅槽隔离工艺中填充性能的方法。

背景技术

随着集成电路技术的不断缩微，目前主流的集成电路制造已经进入了65nm甚至更小的阶段。在浅沟槽隔离(shallow trench isolation，简称STI)制造工艺中，关键尺寸（critical dimension，简称CD）变得越来越小，而高宽比(aspect ratio，简称AR)却变得越来越大，传统的高密度等离子体（high-density plasma ，简称HDP）填充技术已经逐渐无法满足工艺和器件的要求。

如图1-3所示，为传统的STI制造工艺中隙间填充技术，在设置有沟槽101的硅衬底1上，垫氧化层（pad oxide）102部分覆盖硅衬底1，并将沟槽101暴露出来，氮化硅层104覆盖垫氧化层102；首先，淀积衬底氧化层（liner oxide）103覆盖垫氧化层102暴露出的沟槽101的底部和侧壁。然后，通过高浓度等离子流（High Density Plasma，简称HDP）或高高宽比（High Aspect Ratio Process，简称HARP）工艺，淀积沟槽氧化物（tranch oxide）105，以进行沟槽隙间填充（gap filling）制程；由于沟槽101的AR比较大，进行沟槽隙间填充时易在STI中形成孔隙(void)106。最后进行化学机械研磨（Chemical Mechanical Polishing， 简称CMP）工艺后，孔隙(void)106被研磨为孔洞107，在后续的淀积制程中被填充其他杂质，从而造成器件的短路，大大降低器件的性能和良率。

针对传统的STI制造工艺中隙间填充技术，在45纳米及其以下节点的制造工艺要求，应用材料公司(Applied Materials)推出了高高宽比-半常压化学气相淀积工艺（High Aspect Ratio Process-Sub Atmospheric Chemical Vapor Deposition，简称HARP-SACVD）的e-HARP填充系统，但在实际应用中发现， 由于较高的高宽比，HARP工艺对填充的侧面轮廓（profile）要求很严格，若侧面轮廓不好，在一些特殊结构中薄膜填充的孔隙(void)几乎不可避免，这将严重制约最终器件的性能。

如图4-8所示，在设置有沟槽201的硅衬底2上，垫氧化层（pad oxide）202部分覆盖硅衬底2，并将沟槽201暴露出来，氮化硅层204覆盖垫氧化层202；首先，淀积衬底氧化层（liner oxide）203覆盖垫氧化层202暴露出的沟槽201的底部和侧壁。然后，旋涂光刻胶覆盖衬底氧化层203和氮化硅层204，曝光、显影后去除沟槽201侧壁上的光刻胶，回蚀去除沟槽201侧壁上的衬底氧化层，去除剩余的光刻胶；由于将沟槽201侧壁上的衬底氧化层去除而其底部上方的衬底氧化层203¹保留，从而将沟槽201的高宽比降低，随后进行HDP或HARP工艺，淀积沟槽氧化物205；虽然沟槽201的AR降低，但是此时沟槽201的侧面轮廓遭到一定程度的损耗，而HARP工艺对填充的侧面轮廓（profile）要求又很严格，若侧面轮廓不好，在一些特殊结构中薄膜填充的孔隙(void)6几乎不可避免，最后进行CMP工艺后，孔隙206被研磨为孔洞207，在后续的淀积制程中被填充其他杂质，同传统工艺一样会造成器件的短路，从而大大降低器件的性能和良率。

发明内容

本发明公开了一种提高超高深宽比浅槽隔离工艺中填充性能的方法，一设置有浅沟槽的硅衬底，第一氧化物层覆盖除浅沟槽部分以外的硅衬底的上表面上，一氮化硅层覆盖第一氧化层，其中，包括如下步骤：

步骤S1：淀积第二氧化物层覆盖在浅沟槽底部及其侧壁上；

步骤S2：采用填充工艺填充氧化物于浅沟槽内；

步骤S3：旋涂光刻胶，光刻去除浅沟槽开口处的光刻胶，回蚀浅沟槽内上部的一部分填充氧化物，之后去除剩余光刻胶；

步骤S4：再次采用填充工艺填充氧化物充满浅沟槽后，进行平坦化处理。

上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述第二氧化物层和填充氧化物为相同材质。

上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述步骤S2和步骤S4中的填充工艺为高浓度等离子流或高高宽比填充工艺。

上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述步骤S1中的超高高宽比为高宽比大于10:1。