[发明专利]分频器和具有该分频器的混合器电路

权利要求书

1.一种分频器，包括：

时钟生成电路，该时钟生成电路组合具有第一相位差的第一触发时钟和第二触发时钟，以生成第三时钟，该第三时钟所具有的脉冲边沿与所述第一触发时钟和所述第二触发时钟的脉冲边沿相对应；

输出分频电路，该输出分频电路对所述第三时钟的频率进行1/2分频，以生成第一差动输出时钟和第二差动输出时钟，所述第一差动输出时钟和第二差动输出时钟所具有的占空比与所述第一相位差相对应；以及

相位校正电路，该相位校正电路在所述第一触发时钟或所述第二触发时钟的脉冲边沿的定时检测所述第一输出时钟或所述第二输出时钟的相位，以在检测到的相位不是正常相位时生成用于复位所述输出分频电路的相位校正信号。

2.一种分频器，包括：

时钟生成电路，该时钟生成电路组合具有第一相位差的第一触发时钟和第二触发时钟，以生成第三时钟，该第三时钟所具有的脉冲边沿与所述第一触发时钟和所述第二触发时钟的脉冲边沿相对应；

输出分频电路，该输出分频电路对所述第三时钟的频率进行1/2分频，以生成第一差动输出时钟和第二差动输出时钟，所述第一差动输出时钟和第二差动输出时钟所具有的占空比与所述第一相位差相对应；

相位校正电路，该相位校正电路在所述第一触发时钟或所述第二触发时钟的脉冲边沿的定时检测所述第一输出时钟或所述第二输出时钟的相位，以在检测到的相位不是正常相位时生成用于阻断要输入到所述时钟生成电路的所述第一触发时钟或所述第二触发时钟的相位校正信号；以及

时钟阻断电路，该时钟阻断电路响应于所述相位校正信号而阻断所述第一触发时钟或所述第二触发时钟。

3.根据权利要求1或2所述的分频器，其中

所述时钟生成电路具有时钟组合电路，该时钟组合电路组合所述第一触发时钟和所述第二触发时钟，以生成所述第三时钟。

4.根据权利要求1或2所述的分频器，其中

所述相位校正电路具有触发器电路，该触发器电路响应于所述第一触发时钟或所述第二触发时钟的脉冲边沿而锁存所述第一输出时钟或所述第二输出时钟的H电平或L电平，以生成与锁存的H电平或L电平相对应的相位校正信号。

5.根据权利要求1或2所述的分频器，其中

所述相位校正电路具有：

子分频电路，该子分频电路对所述第三时钟进行1/2分频以生成经子分频的时钟；

第一相位检测电路，该第一相位检测电路响应于所述第一触发时钟或所述第二触发时钟的脉冲边沿而检测所述经子分频的时钟的相位以输出第一检测时钟；

第二相位检测电路，该第二相位检测电路响应于所述第三时钟而检测所述经子分频的时钟的相位和所述第一输出时钟或所述第二输出时钟的相位是相同还是相反，以输出第二检测时钟；以及

相位校正信号生成电路，该相位校正信号生成电路通过根据所述第二检测时钟使所述第一检测时钟反相或不反相来输出所述相位校正信号。

6.根据权利要求5所述的分频器，其中

所述相位校正电路还具有延迟电路，该延迟电路对所述经子分频的时钟进行延迟，以使得所述经子分频的时钟的正相位定时和负相位定时与所述第一输出时钟或所述第二输出时钟的正相位定时和负相位定时相匹配，并且

所述第二相位检测电路经由所述延迟电路输入所述经子分频的时钟。

7.根据权利要求1或2所述的分频器，还包括相位校正停止电路，该相位校正停止电路在复位被解除后经过了一定时间时停止所述相位校正信号。

8.根据权利要求2所述的分频器，还包括：

相位校正信号定时校正电路，该相位校正信号定时校正电路将所述相位校正信号的定时校正到所述第一触发时钟或所述第二触发时钟的定时，其中

所述时钟阻断电路响应于定时已被校正的相位校正信号来阻断所述第二触发时钟或所述第一触发时钟。

9.根据权利要求8所述的分频器，其中

所述相位校正信号定时校正电路输出在与所述第二触发时钟或所述第一触发时钟相对应的定时生成的所述相位校正信号的一次脉冲，来作为所述定时已被校正的相位校正信号。