[发明专利]分频器和具有该分频器的混合器电路

说明书

技术领域

实施例涉及分频器(divider)和具有该分频器的混合器(mixer)电路。

背景技术

分频器对具有第一频率的输入时钟进行分频以生成具有与分频比相应的第二频率的输出时钟。关于分频器，例如已知以下技术。

在1/2分频器的情况下，例如，输入由振荡器生成的差动时钟，并且生成具有差动时钟的一半频率的输出时钟。因此，已被1/2分频的输出时钟具有与差动时钟的相位差180°相对应的相位偏移，并且此相位差是已被1/2分频的输出时钟的90°。具有90°相位差的输出时钟被用作诸如数字TV广播和便携式电话之类的无线电通信中的发送装置的混合器电路或接收装置的混合器电路的本地时钟。此混合器电路例如是正交调制电路、镜像去除电路和正交解调电路。

用于发送装置或接收装置的混合器电路的本地时钟的相位精确度对于发送信号或接收信号的质量有重大影响。因此，分频器需要生成作为分频器的输出的本地时钟的非常精确的相位差90°。

发明内容

如上所述，分频器输入差动输入时钟，并利用输入时钟的相位差180°生成相位偏移了90°的输出时钟。因此，如果输入时钟的相位差相对于180°有偏移，则输出时钟的相位差也相对于90°有偏移。另外，分频器在差动输入时钟的上升沿(或下降沿)的定时使输出时钟反相。因此，如果差动输入时钟的相位差相对于180°有偏移，则取决于差动输入时钟中的哪个输入时钟首先被输入到分频器，输出时钟的占空比进入两个状态之一。占空比的这种离差是难以预测的，并且这导致难以通过相位调整来调整占空比。

本发明的一个目的是提供一种抑制输出时钟的占空比的随机变化的分频器和具有该分频器的混合器电路。

根据实施例的一个方面，一种分频器具有以下部件：时钟生成电路，该时钟生成电路组合具有第一相位差的第一触发时钟和第二触发时钟，以生成具有与第一触发时钟和第二触发时钟的脉冲边沿相对应的脉冲边沿的第三时钟；输出分频电路，该输出分频电路对第三时钟的频率进行1/2分频，以生成具有与第一相位差相对应的占空比的第一差动输出时钟和第二差动输出时钟；以及相位校正电路，该相位校正电路在第一触发时钟或第二触发时钟的脉冲边沿的定时检测第一输出时钟或第二输出时钟的相位，以在检测到的相位不是正常相位时生成用于复位输出分频电路的相位校正信号。

根据该方面，抑制了输出时钟的占空比的随机变化。

附图说明

图1A和图1B示出了根据本实施例的混合器的示例。

图2示出了频率被1/2分频的信号的关系。

图3示出了用于生成相位差是90°的本地时钟的本地信号生成电路。

图4示出了用于生成相位差相对于90°有偏移的本地信号的本地信号生成电路。

图5示出了相位调整电路。

图6示出了图3和图4中的前级分频器32的配置。

图7A、图7B和图7C描绘了示出图6中的分频器32的操作的波形图。

图8示出了分频器32的输出分频电路64的电路示例。

图9示出了输出分频电路64的波形图。

图10是根据第一实施例的分频器的框图。

图11是根据第一实施例的分频器的电路图。

图12A和图12B是根据第一实施例的分频器的波形图。

图13是根据第一实施例的分频器的变形例1的框图。

图14是根据第一实施例的分频器的变形例1的电路图。

图15A和图15B是根据第一实施例的分频器的变形例1的波形图。

图16是根据第一实施例的分频器的变形例2的框图。

图17是根据第一实施例的分频器的变形例2的电路图。

图18A和图18B是根据第一实施例的分频器的变形例2的波形图。

图19示出了分频器32中的延迟路径。

图20A和图20B是示出分频器32的延迟路径的延迟时间问题的波形图。

图21是根据第二实施例的分频器的框图。

图22是根据第二实施例的分频器的电路图。

图23A1和图23A2是根据第二实施例的分频器的波形图。

图24B1和图24B2是根据第二实施例的分频器的波形图。

图25是总结图23和图24中示出的四个操作的表格。

图26示出了图22中的根据第二实施例的分频器中的延迟路径。

图27是根据第二实施例的分频器的变形例1的电路图。