[发明专利]显示装置、液晶面板、阵列基板及其制造方法

说明书

技术领域

本发明涉及液晶显示器技术领域，尤其涉及一种显示装置、液晶面板、阵列基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。对于TFT-LCD来说，阵列基板及其制造工艺决定了其产品性能、成品率和价格。

现有技术一般采用五次构图工艺(5Mask)来完成TFT-LCD阵列基板的制造。图1为现有技术中采用五次构图工艺完成的阵列基板的像素结构截面图。参照图1，所述阵列基板包括栅线和数据线，以及设置在栅线和数据线限定的像素区域内的像素电极13和薄膜晶体管，所述薄膜晶体管包括：设置在基板1上的栅电极4；设置在栅电极4上方的有源层7，栅电极4和有源层7通过栅绝缘层5隔离；设置在有源层7上的源电极9、漏电极10和沟道11；覆盖整个基板的钝化层12，其中，钝化层12的预定位置形成有过孔14，像素电极13与漏电极10通过过孔14电性连接。

五次构图工艺是指在整个工艺过程中通过使用五块掩模板来实现阵列基板的制造，每一步工艺基本上均由薄膜沉积、掩模板曝光、去除和光刻胶去除四道工序组成。五次掩膜工艺的具体实现过程如下：通过栅极掩模板在玻璃基板上形成栅电极和栅线；在栅极金属上连续沉积栅绝缘层和有源层薄膜，通过半导体层掩模板形成半导体层的图形；通过源漏电极掩模板形成源电极、漏电极以及数据线；通过钝化层掩模板形成钝化层薄膜的过孔；通过透明像素电极掩模板形成透明像素电极。

为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，于是，出现了一种利用灰色调半透明掩模板的四次构图工艺(4Mask)。四次构图工艺是利用灰色调半透明掩模板，把半导体层和源漏电极的光刻工艺合并到同一次掩膜工艺当中，其方法是连续沉积栅绝缘层和有源层薄膜、以及用于形成源电极和漏电极的第二层金属薄膜；首先利用灰色调半透明掩模板的全透明区域形成薄膜晶体管器件的硅岛，然后利用灰色调半透明掩模板的半透明区域和光刻胶的灰化工艺在薄膜晶体管硅岛上形成源电极、漏电极以及薄膜晶体管的沟道部分。

然而，该4Mask工艺的实现要求特殊的Mask制版，成本较高。另外，在4Mask工艺的第二次构图过程中，需要进行多步去除，此工艺较为复杂，且容易造成沟道区有掺杂残留，从而影响TFT的开关特性。

发明内容

本发明所要解决的技术问题是提供一种显示装置、液晶面板、阵列基板及其制造方法，以简化阵列基板的制造工艺，降低生成成本，并改善薄膜晶体管的开关特性。

为解决上述技术问题，本发明提供技术方案如下：

一种阵列基板的制造方法，包括：

在基板上沉积栅金属薄膜，通过第一次构图工艺形成栅线和栅电极的图形；

依次沉积栅绝缘层和有源层，通过第二次构图工艺形成半导体层的图形；

沉积源漏金属薄膜，通过第三次构图工艺形成源电极、漏电极和数据线的图形，其中，源电极和漏电极之间的半导体层上形成有沟道，源电极和漏电极上保留有光刻胶；

沉积钝化层，在钝化层上涂覆一层光刻胶，对该层光刻胶进行灰化处理，暴露除沟道区域之外的钝化层，去除掉暴露的钝化层，并去除剩余的光刻胶；

沉积透明导电薄膜，通过第四次构图工艺形成像素电极的图形，其中，像素电极与漏电极直接电性连接。

一种阵列基板，包括：

设置在基板上的栅线和栅电极；

设置在栅电极上的栅绝缘层和有源层，并在有源层上设置有沟道，其中，栅电极和有源层通过栅绝缘层隔离；

设置在有源层上的源电极和漏电极，其中，像素电极与漏电极直接电性连接；

设置在沟道上的钝化层。

一种液晶面板，其中，包括上述的阵列基板。

一种显示装置，其中，包括上述的液晶面板。

本发明不需要采用灰色调半透明掩模板，就能够通过四次构图工艺实现阵列基板的制造，简化了阵列基板的制造工艺，降低了生产成本；并且，由于在单次构图工艺中不需要进行多步去除，因此能够降低沟道区的掺杂残留，从而能够改善薄膜晶体管的开关特性。

附图说明

图1为现有技术中采用五次构图工艺完成的阵列基板的像素结构截面图；

图2为本发明实施例的阵列基板的像素结构俯视图；

图3为图2中A-A处截面图；

图4为本发明实施例的阵列基板的制造方法流程图；