[发明专利]有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法

说明书

技术领域

    本发明涉及一种半导体工艺，尤其涉及一种有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法。

背景技术

在第一代CESL工艺中，通常只有张应力的氮化硅被加以使用，由于NMOS和PMOS需要的应力类型是相反的，所以，该种应力薄膜在改善NMOS器件特性的同时，对PMOS的器件特性会有一定程度的衰减。

A.Shimizu在2002年IEDM上报道了一种采用Ge注入来调节CESL工艺影响的方法，以消除CESL工艺对于PMOS的恶化。

IBM联盟在其深亚微米工艺中，使用Xe注入来减小CESL工艺对于PMOS的影响

2006年中国专利200510074788.1提出了保护了一种采用离子注入方法对PMOS区域注入的方法来释放PMOS区域的应力。但该专利中使用的注入粒子包括Si，Ge，Ar和Xe四种元素。

发明内容

本发明公开了一种有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，用以解决现有技术的通孔刻蚀停止层技术工艺中通常只有张应力的氮化硅，使NMOS器件性能得到提升的同时对PMOS器件的特性会有一定程度的衰减的问题。

    本发明的上述目的是通过以下技术方案实现的：

    一种有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，在一硅基板上形成一第一晶体管和一第二晶体管，其中，包括以下步骤：

    步骤a：在硅基板上生长一刻蚀阻挡层，刻蚀阻挡层将第一晶体管、第二晶体管同时覆盖，且刻蚀阻挡层向第一晶体管、第二晶体管提供张应力；

    步骤b：在衬底上旋涂光刻胶，将刻蚀阻挡层完全覆盖；

    步骤c：光刻去除覆盖在第二晶体管上的光刻胶；

    步骤d：对第二晶体管上覆盖的刻蚀阻挡层进行处理，将该部分刻蚀阻挡层固有的晶体结构破坏，以减小该部分刻蚀阻挡层对第二晶体管所提供的张应力；

    步骤e：将光刻胶移除。

    如上所述的有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，其中，刻蚀阻挡层为氮化硅层。

    如上所述的有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，其中，第一晶体管为NMOS器件，第二晶体管为PMOS器件。

    如上所述的有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，其中，步骤d中对第二晶体管上覆盖的刻蚀阻挡层进行紫外处理。

    如上所述的有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，其中，步骤d中对第二晶体管上覆盖的刻蚀阻挡层进行重粒子注入。

    如上所述的有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，其中，步骤d中重粒子注入工艺采用Sn、Kr。

    综上所述，由于采用了上述技术方案，本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响，解决了现有技术的通孔刻蚀停止层技术工艺中通常只有张应力的氮化硅，使NMOS器件性能得到提升的同时对PMOS器件的特性会有一定程度的衰减的问题，通过一定的工艺处理方法（具体包括UV处理，重离子轰击，例如Sn，Kr等）对PMOS区域的张应力氮化硅薄膜做一定的处理，破坏其固有的晶体结构，从而释放其本征的张应力，从而达到减小PMOS器件特性衰减的目的。 

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法的硅基板上形成第一晶体管和第二晶体管后的示意图；

图2是本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法的形成刻蚀阻挡层后的示意图；

图3是本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法的刻蚀去除部分光刻胶后的示意图；

图4是本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法的对刻蚀阻挡层进行处理后的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图1是本发明有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法的硅基板上形成第一晶体管和第二晶体管后的示意图，请参见图1，一种有效减少通孔刻蚀停止层应变工艺对PMOS影响的方法，在一硅基板上形成一第一晶体管101和一第二晶体管201，其中，包括以下步骤：