[发明专利]深沟槽的硅外延填充方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种应用于超级结MOSFET的深沟槽的硅外延填充方法。

背景技术

图1是超级结结构的MOSFET(金氧半场效晶体管)器件的结构示意图，如该图所示，在N+硅衬底1上的N型外延层2内有沟槽型的具有相反导电类型填充的P型外延层3，该区域顶部从外向内依次被P阱区5、N+源区6、P+注入层7包围。在两个沟槽型的P型外延层3之间、N型外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，然后源金属电极9覆盖整个层间介质8和P型外延层3。N+硅衬底1背面有背面金属电极(漏极)10。

该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构形成工艺有两种，第一种工艺如图2所示：首先，在硅衬底1上生长一层外延层11，然后再在合适的位置进行注入掺杂形成离子注入区12；然后再生长一层外延层11，再在前次相同的注入位置进行注入形成离子注入区12。这样多次地循环外延生长和注入，直至外延厚度达到所需要的沟道深度。最后再在炉管进行注入掺杂区扩散，使多个离子注入区12形成一完整的掺杂区13，这样完整的P(N)型薄层才算完成。此方法存在以下问题：首先是成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。

另外一种制造工艺，如图3所示，是首先在硅衬底1上生长一层厚的N型外延层2，然后在此N型外延层2上形成一个沟槽14，再用与N型外延层2有相反掺杂的P型硅外延填充沟槽14。此工艺的难点是深沟槽的填充，一般很难保证沟槽填充后没有空洞存在。

发明内容

本发明要解决的技术问题是提供一种深沟槽的硅外延填充方法，它可以提高超级结MOSFET器件的击穿电压。

为解决上述技术问题，本发明的深沟槽的硅外延填充方法，包括以下步骤：

1)在硅衬底上生长一层N型外延层；

2)在该N型外延层上生长一层介质膜；

3)以该介质膜为掩模，在该N型外延层上刻蚀出沟槽；

4)进行硅外延生长，用P型硅外延填充沟槽；

5)对硅片表面进行平坦化；

6)重复一次步骤4)和5)，进行第二次硅外延生长和硅片表面的平坦化。

步骤2)中，所述介质膜可以为氧化硅或氮化硅。

步骤3)中，所述沟槽的宽度为0.2～10.0μm，深度为0.8～100.0μm。

步骤4)中，可以采用硅源气体、卤化物和掺杂气体的混合气体进行硅外延生长。

步骤5)中，可以采用化学机械研磨方法对硅片表面进行平坦化。

本发明的深沟槽的硅外延填充方法，通过两次反型硅外延生长和硅片表面平坦化工艺，获得了在沟槽内无空洞或较小空洞的的硅外延层，从而提高了超级结MOSFET器件的击穿电压。

附图说明

图1是超级结结构的MOS晶体管单元示意图；

图2是现有的一种交替排列的P型和N型半导体薄层制造工艺；

图3是现有的另一种交替排列的P型和N型半导体薄层制造工艺；

图4是本发明实施例一的工艺流程示意图，其中，图4-A为沟槽刻蚀后的示意图，图4-B为第一次硅外延生长后的示意图，图4-C为第一次化学机械研磨后的示意图，图4-D为第二次硅外延生长后的示意图，图4-E是第二次化学机械研磨后的示意图；

图5是本发明实施例二的工艺流程示意图，其中，图5-A为沟槽刻蚀后的示意图，图5-B为第一次硅外延生长后的示意图，图5-C为第一次化学机械研磨后的示意图，图5-D为第二次硅外延生长后的示意图，图5-E是第二次化学机械研磨后的示意图。

图中附图标记说明如下：

1：硅衬底

2：N型外延层

3：P型外延层

4：多晶硅

5：P阱区

6：N+源区

7：P+注入层

8：层间介质

9：源金属电极

10：背面金属电极

11：外延层

12：离子注入区

13：掺杂区

14：沟槽

15：掩模

16：空洞

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

实施例一