[发明专利]压应变p-MOSFET器件结构及其制造方法

权利要求书

1.一种应变p-MOSFET，具有衬底、衬底中的STI、衬底中被STI包围的有源区、有源区上的栅极绝缘层与栅极材料层构成的栅极堆叠结构、栅极堆叠结构两侧的侧墙、侧墙两侧的源漏区以及至少覆盖源漏区和侧墙表面的氮化硅的第一应力层，其特征在于：在氮化硅应力层上还具有四面体非晶碳薄膜的第二应力层。

2.如权利要求1的应变p-MOSFET，其中，衬底包括单晶体硅、绝缘体上硅、应变硅、锗硅、III-V族化合物、石墨烯；栅极绝缘层包括选自HfO₂、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基高K介质材料，以及包括选自ZrO₂、La₂O₃、LaAlO₃、TiO₂、Y₂O₃的稀土基高K介质材料，以及包括SiO₂、SiON、Si₃N₄、Al₂O₃，以及这些材料的组合；栅极材料层包括多晶硅、硅化物、金属、透明金属氧化物、金属氮化物，其中，金属包括Ti、Ta、Mo、Al、W、Cu、Ni、Pt、Co，金属氮化物包括TaN、TiN、TiSiN，硅化物包括WSi、NiSi、CoSi、PtSi，透明金属氧化物包括IZO、ITO；源漏区包括单晶硅、外延的Si_1-xGe_x。

3.如权利要求1的应变p-MOSFET，其中，第一应力层厚度为2nm～20nm，应力不小于1GPa。

4.如权利要求1的应变p-MOSFET，其中，第二应力层sp3键的含量至少大于60％，氢原子含量少于30％，氮原子含量少于10％，本征压应力不小于3GPa，厚度为5nm～200nm。

5.如权利要求1的应变p-MOSFET，其中，包括多个第一应力层和/或多个第二应力层。

6.一种制造应变p-MOSFET的方法，该方法包括下列步骤：

提供衬底，其中衬底中具有STI以及被STI包围的有源区；

在衬底上形成栅极堆叠结构、栅极堆叠结构两侧的侧墙以及侧墙两侧的衬底中的源漏区，栅极堆叠结构由栅极绝缘层和栅极材料层构成；

至少在源漏区和侧墙表面淀积氮化硅的第一应力层；以及

在第一应力层上淀积四面体非晶碳薄膜的第二应力层。

7.如权利要求6的方法，其中，衬底包括单晶体硅、绝缘体上硅、应变硅、锗硅、III-V族化合物、石墨烯；栅极绝缘层包括选自HfO₂、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基高K介质材料，以及包括选自ZrO₂、La₂O₃、LaAlO₃、TiO₂、Y₂O₃的稀土基高K介质材料，以及包括SiO₂、SiON、Si₃N₄、Al₂O₃，以及这些材料的组合；栅极材料层包括多晶硅、硅化物、金属、透明金属氧化物、金属氮化物，其中，金属包括Ti、Ta、Mo、Al、W、Cu、Ni、Pt、Co，金属氮化物包括TaN、TiN、TiSiN，硅化物包括WSi、NiSi、CoSi、PtSi，透明金属氧化物包括IZO、ITO；源漏区包括单晶硅、外延的Si_1-xGe_x。

8.如权利要求6的方法，其中，第一应力层厚度为2nm～20nm，应力不小于1GPa。

9.如权利要求6的方法，其中，第二应力层sp3键的含量至少大于60％，氢原子含量少于30％，氮原子含量少于10％，本征压应力不小于3GPa，厚度为5nm～200nm。

10.如权利要求6的方法，其中，采用磁过滤脉冲阴极真空弧放电淀积系统淀积四面体非晶碳薄膜。