[发明专利]一种用于集成电路制造的场区隔离方法

说明书

技术领域

本发明属于集成电路制造工艺技术领域，具体是一种实现场区隔离的工艺方法。

背景技术

随着半导体工艺技术的发展，MOS晶体管的尺寸不断缩小。然而目前传统的硅基半导体工艺线宽已接近物理极限，这种情况下，如何提升晶体管沟道载流子迁移率以提升晶体管性能已成为半导体制造领域的一个重要问题。为解决这一问题，目前采用最广的就是应变硅技术，即通过不同的工艺方法使硅沟道发生应变，从而改变硅沟道的能带结构，进而提升沟道载流子迁移率(参见文献[1]J.L.Hoyt，H.M.Nayfeh，et al.，“Strained Silicon MOSFET Technology”，in IEDM Tech.Dig.，2002，pp23-26；及文献[2]S.E.Thompson，M.Armstrong，et al.，“A 90-nmLogic Technology Featuring Strained-Silicon”，IEEE Trans.On Electron Devices，Vol.51，No.11，pp1790-1797，2004)。此外，提高载流子迁移率还可以通过采用其它高迁移率材料来实现，如锗(Ge)，其电子迁移率是硅的2.7倍，空穴迁移率是硅的3.8倍；目前具有良好性能的锗MOS晶体管实例已经制备出来(参见文献[3]T.Nishimura，C.H.Lee，et al.，“Eletron Mobility in High-k Ge-MISFETs Goes Up to Higher”in VLSI Tech.Dig.，2010，pp209-210.)。

另外，在集成电路制造工艺中，一个很重要的问题是晶体管与晶体管之间的隔离，即场区隔离，如图1所示。局部氧化隔离(LOCOS)和浅槽隔离(STI)是被广泛采用的两种场区隔离方法，如图2和图3所示。LOCOS隔离是通过氧化场区硅衬底材料获得氧化隔离层。其大致实施步骤是：首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；而后光刻有源区，并以光刻胶为掩膜刻蚀场区的热氧化层和氮化硅层；随后将硅片送入氧化炉以氮化硅为掩膜氧化获得场区氧化隔离层。而对于Ge衬底来说，由于Ge的氧化物不稳定，不能作为场区隔离物质，因此传统的LOCOS隔离方法不适用于锗基集成电路制造工艺。

STI隔离是把场区硅衬底刻蚀掉，用化学气相沉积(CVD)法往场区硅槽里填充氧化硅。其大致实施步骤是：首先在硅衬底上生长一层热氧化层并淀积一层氮化硅层；光刻有源区并以光刻胶为掩膜刻蚀掉场区的热氧化层和氮化硅层，并进一步向下刻蚀场区硅衬底开出隔离槽；去除光刻胶并用CVD法向隔离槽中填充氧化硅；随后用化学机械抛光法(CMP)以氮化硅层为停止层去除多余的氧化硅；最后用湿法腐蚀去除氮化硅层和热氧化层。由此看出，1)STI方法比LOCOS方法更复杂，2)同时STI必须要用CMP工艺，工艺成本更高，且对锗基片来说会带来一定的碎片风险。因此，传统的STI方法亦不适用于锗基集成电路制造工艺。

发明内容

基于上述情况，本发明的目的是提供一种场区隔离方法，利用该方法解决锗基等集成电路工艺中的场区隔离问题。

本发明的隔离方法，其原理是通过在场区注入硅离子及其配对离子，利用热退火使注入的硅离子及其配对离子在场区形成氧化硅或者氮化硅隔离层。

本发明的具体技术方案如下：

1)在半导体衬底上定义出有源区和场区；

2)利用注入掩膜在场区进行离子注入，注入离子包括硅离子及其配对离子；

3)去除注入掩膜；

4)热退火获得场区隔离层。

所述半导体衬底可以是锗、硅、硅锗合金、砷化镓、铟镓砷中的一种。

所述注入掩膜可以是光刻胶、氧化硅、氮化硅、金属薄膜等，也可以上述薄膜的任何可能的组合掩膜，掩膜厚度范围为10nm～10μm。

所述硅离子的配对离子可以是O⁺、O₂⁺、HO⁺、H₂O⁺、N⁺或N₂⁺中的一种，以在退火后获得氧化硅或氮化硅隔离层；

所述场区离子注入的能量范围为20KeV～200KeV，注入剂量范围为10¹²/cm²～10¹⁹/cm²，具体数值由场区隔离层的设计厚度以及配对离子的种类决定。